[发明专利]与CMOS工艺兼容的沟道隔离的原生器件及其制造方法

权利要求书

1.一种与CMOS工艺兼容的沟道隔离的原生器件，其特征是，在p型硅衬底的内部隐埋有深n阱，在栅极两侧下方的p型硅衬底的表面具有n型源漏注入区，在源漏注入区的内侧具有n型轻掺杂漏注入区，在源漏注入区的下方具有p型轻掺杂漏注入区，p型轻掺杂漏注入区的底部接触深n阱的上表面；在p型硅衬底内部新增深n阱以实现沟道与衬底的隔离，同时在深n阱之上且在源漏注入区之下新增p型轻掺杂漏注入区以实现源漏注入区与深n阱的隔离。

2.一种与CMOS工艺兼容的沟道隔离的原生器件的制造方法，其特征是，包括如下步骤：

第1步，在p型硅衬底的内部采用离子注入工艺形成深n阱；

第2步，在p型硅衬底上采用热氧化生长工艺形成一层氧化硅，在该层氧化硅上淀积一层多晶硅；

第3步，采用光刻和刻蚀工艺对多晶硅和氧化硅进行刻蚀形成栅极和栅氧化层；

第4步，在栅极两侧下方的p型硅衬底表面采用自对准离子注入工艺形成p型轻掺杂漏注入区，其底部与深n阱的上表面相接触；

第5步，在栅极两侧下方的p型硅衬底表面采用离子注入工艺形成n型轻掺杂漏注入区，其底部高于p型轻掺杂漏注入区的底部，其内侧壁比p型轻掺杂漏注入区的内侧壁更靠近栅极的正下方；

第6步，在栅极和栅氧化层的两侧形成侧墙；

第7步，采用自对准离子注入工艺在栅极两侧下方的n型轻掺杂漏注入区表面形成源漏注入区，其底部等于或低于n型轻掺杂漏注入区的底部但高于p型轻掺杂漏注入区的底部，其内侧壁比n型轻掺杂漏注入区的内侧壁更远离栅极的正下方。

3.根据权利要求2所述的与CMOS工艺兼容的沟道隔离的原生器件的制造方法，其特征是，所述方法第1步中，离子注入的n型杂质为磷，离子注入能量大于1000KeV，离子注入剂量为2×10¹²～2×10¹³原子每立方厘米。

4.根据权利要求2所述的与CMOS工艺兼容的沟道隔离的原生器件的制造方法，其特征是，所述方法第4步中，离子注入的p型杂质为硼，离子注入能量为10～40KeV，离子注入剂量为1×10¹³～1×10¹⁴原子每立方厘米。

5.根据权利要求2所述的与CMOS工艺兼容的沟道隔离的原生器件的制造方法，其特征是，所述方法第5步中，离子注入的n型杂质为磷或砷；如为磷注入，则离子注入能量为5～60KeV，离子注入剂量为5×10¹³～5×10¹⁴原子每立方厘米；如为砷注入，则离子注入能量为2～30KeV，离子注入剂量为5×10¹³～1×10¹⁵原子每立方厘米。