[发明专利]与CMOS工艺兼容的沟道隔离的原生器件及其制造方法

说明书

技术领域

本申请涉及一种原生器件，特别是涉及一种沟道隔离的原生器件。

背景技术

原生器件(native device)是一种MOSFET(金属-氧化物-半导体场效应晶体管)。与一般的MOSFET是制作在n阱或p阱中不同，原生器件是直接制作在硅衬底上。一般的MOSFET的n阱或p阱的形成包括阱离子注入、反穿通(anti-punchthrough)离子注入、沟道离子注入。而原生器件直接以硅衬底作为沟道，不用任何阱离子注入、反穿通离子注入、沟道离子注入。台湾地区2004年5月出版的《电子月刊》第106期刊有《互补式金氧半(CMOS)积体电路在奈米制程下之静电放电防护方法》一文，其第3部分“Already-on(native)元件及其特性分析”对于原生器件的结构及特性进行了详细描述。原生器件经常会应用到模拟电路中，其特点是阈值电压低，电压传输性好，工艺简单，器件均匀性好。

在很多的模拟电路中都需要制作沟道隔离的MOSFET，当衬底接地时沟道可以加上一定的偏置电压。请参阅图1，硅衬底10上具有栅氧化层12和栅极13，其两侧具有侧墙16。栅极13两侧下方的硅衬底10表面具有轻掺杂漏注入区15和源漏注入区17，轻掺杂漏注入区15在源漏注入区17的内侧。这些构成了一般的MOSFET。在一般的MOSFET的下方制作深n阱11以隔离沟道和衬底，就形成了沟道隔离的MOSFET。

然而原生器件如果想要进行沟道隔离，就不能如同一般的MOSFET那样仅通过增加深n阱来实现。这是由于原生器件的源漏结很深，如果新增深n阱则源漏注入区底部通常会接触到深N阱而引起源漏短路。因此常规CMOS工艺中不提供沟道隔离的原生器件。

发明内容

本申请所要解决的技术问题是提供一种与CMOS工艺兼容的沟道隔离的原生器件，确保源漏注入区与深n阱之间不会发生短路。为此，本申请还要提供与CMOS工艺兼容的沟道隔离的原生器件的制造方法。

为解决上述技术问题，本申请与CMOS工艺兼容的沟道隔离的原生器件是在p型硅衬底内部新增深n阱以实现沟道与衬底的隔离，同时在深n阱之上且在源漏注入区之下新增p型轻掺杂漏注入区以实现源漏注入区与深n阱的隔离。

进一步地，所述p型轻掺杂漏注入区为沟道隔离的原生器件的输入输出区。

本申请与CMOS工艺兼容的沟道隔离的原生器件的制造方法包括如下步骤：

第1步，在p型硅衬底的内部采用离子注入工艺形成深n阱；

第2步，在p型硅衬底上采用热氧化生长工艺形成一层氧化硅，在该层氧化硅上淀积一层多晶硅；

第3步，采用光刻和刻蚀工艺对多晶硅和氧化硅进行刻蚀形成栅极和栅氧化层；

第4步，在栅极两侧下方的p型硅衬底表面采用自对准离子注入工艺形成p型轻掺杂漏注入区，其底部与深n阱的上表面相接触；

第5步，在栅极两侧下方的p型硅衬底表面采用离子注入工艺形成n型轻掺杂漏注入区，其底部高于p型轻掺杂漏注入区的底部，其内侧壁比p型轻掺杂漏注入区的内侧壁更靠近栅极的正下方；

第6步，在栅极和栅氧化层的两侧形成侧墙；

第7步，采用自对准离子注入工艺在栅极两侧下方的n型轻掺杂漏注入区表面形成源漏注入区，其底部等于或低于n型轻掺杂漏注入区的底部但高于p型轻掺杂漏注入区的底部，其内侧壁比n型轻掺杂漏注入区的内侧壁更远离栅极的正下方。

本申请与CMOS工艺兼容的沟道隔离的原生器件与沟道隔离的一般MOSFET相似，仍然以深n阱作为沟道和衬底之间的隔离，并将CMOS工艺中PMOS的p型输入输出区新增到沟道隔离的原生NMOS器件中，用来隔离源漏和深n阱，既实现器件0伏左右的阈值电压，又避免了源漏通过深n阱的短路现象。

附图说明

图1是沟道隔离的一般MOSFET的结构示意图；

图2是本申请沟道隔离的原生器件的结构示意图；

图3a至图3f是本申请沟道隔离的原生器件的制造方法的各步骤示意图。

图中附图标记说明：

10为p型硅衬底；11为深n阱；12为栅氧化层；13为栅极；14为p型轻掺杂漏注入区；15为n型轻掺杂漏注入区；16为侧墙；17为源漏注入区。

具体实施方式