[发明专利]数字电路设计方法及相关的系统

权利要求书

1.一种数字电路设计方法，包含有：

在进行实体设计之前：

根据一寄存器传输级设计与多个限制条件来进行逻辑合成以至少产生一电路程序档、一标准延迟格式档、以及一第一限制条件档；

从该第一限制条件档中提取出电路中至少一特定节点的信息，以产生一第二限制条件档；

至少根据该标准延迟格式档以及该第二限制条件档来产生一更新后标准延迟格式档，其中该更新后标准延迟格式档中该特定节点的延迟量比该标准延迟格式档中该特定节点的延迟量小；以及

使用该电路程序档以及该更新后标准延迟格式档来进行一预先电路布局后模拟。

2.如权利要求1所述的数字电路设计方法，其中该特定节点为电路中具有高负载个数的节点。

3.如权利要求1所述的数字电路设计方法，其中产生该更新后标准延迟格式档的步骤包含有：

将该标准延迟格式档中该特定节点的延迟量设为零或是接近实体设计后该特定节点的延迟量，以产生该更新后标准延迟格式档。

4.如权利要求1所述的数字电路设计方法，另包含有：

根据该预先电路布局后模拟的模拟结果来判断该多个限制条件是否有错误。

5.一种用来进行数字电路设计的系统，经由电脑载入该系统以执行；该系统包括第一程序指令模块、第二程序指令模块、第三程序指令模块以及第四程序指令模块；

在进行实体设计之前：

该第一程序指令模块，根据一寄存器传输级设计与多个限制条件来进行逻辑合成以至少产生一电路程序档、一标准延迟格式档、以及一第一限制条件档；

该第二程序指令模块，从该第一限制条件档中提取出电路中至少一特定节点的信息，以产生一第二限制条件档；

该第三程序指令模块，至少根据该标准延迟格式档以及该第二限制条件档来产生一更新后标准延迟格式档，其中该更新后标准延迟格式档中该特定节点的延迟量比该标准延迟格式档中该特定节点的延迟量小；以及

该第四程序指令模块，使用该电路程序档以及该更新后标准延迟格式档来进行一预先电路布局后模拟。

6.如权利要求5所述的系统，其中该特定节点为电路中具有高负载个数的节点。

7.如权利要求5所述的系统，其中第三程序指令模块中产生该更新后标准延迟格式档的步骤包含有：

将该标准延迟格式档中该特定节点的延迟量设为零或是接近实体设计后该特定节点的延迟量，以产生该更新后标准延迟格式档。

8.一种数字电路设计方法，包含有：

在进行实体设计之前：

根据一寄存器传输级设计与多个限制条件来进行逻辑合成以至少产生一电路程序档、一第一标准延迟格式档、以及一第二标准延迟格式档，其中针对电路中至少一特定节点，该第二标准延迟格式档中该特定节点的延迟量比该第一标准延迟格式档中该特定节点的延迟量小；以及

使用该电路程序档以及该第二标准延迟格式档来进行一预先电路布局后模拟。

9.如权利要求8所述的数字电路设计方法，其中该特定节点为电路中具有高负载个数的节点。

10.如权利要求8所述的数字电路设计方法，其中产生该第二标准延迟格式档的步骤包含有：

将该第一标准延迟格式档中该特定节点的延迟量设为零或是接近实体设计后该特定节点的延迟量，以产生该第二标准延迟格式档。

11.如权利要求8所述的数字电路设计方法，另包含有：

根据该预先电路布局后模拟的模拟结果来判断该多个限制条件是否有错误。