[发明专利]半导体装置及其制造方法

权利要求书

1.一种半导体装置，其特征在于，包括：

位于衬底上的多个鳍片结构，所述鳍片结构包括源区、漏区、以及位于源区和漏区之间的沟道区；

横跨所述沟道区的栅极结构；

其中，所述源区/漏区包括第一半导体材料区，所述第一半导体材料区使得所述沟道区的部分侧面露出；

所述源区/漏区还包括在第一半导体材料区的上表面和侧面、以及所述沟道区的所述部分侧面上外延生长形成的第二半导体材料区，所述第二半导体材料区包围所述第一半导体材料区；

其中，相邻的两个鳍片结构中的源区/漏区不合并。

2.根据权利要求1所述的装置，其特征在于，所述第二半导体材料区的顶部高于所述沟道区的顶部。

3.根据权利要求1所述的装置，其特征在于，所述第二半导体材料包括下列之一：SiGe、Si、SiC。

4.根据权利要求1所述的装置，其特征在于，所述第一半导体材料包括Si。

5.一种半导体装置的制造方法，其特征在于，所述方法包括：

提供衬底结构，所述衬底结构包括：衬底；位于所述衬底上的多个鳍片结构，所述鳍片结构包括源区、漏区、以及位于源区和漏区之间的沟道区；以及横跨所述沟道区的栅极结构；

对所述鳍片结构中的源区/漏区的上表面和侧面进行湿法刻蚀，以去除所述源区/漏区的一部分，并使得所述沟道区的部分侧面露出，其中，在湿法蚀刻时，源区/漏区的上表面和侧面的表面均被刻蚀去除一部分；

在被刻蚀后的源区/漏区的上表面和侧面、以及所述沟道区的所述部分侧面上外延生长半导体材料，所述半导体材料包围所述被刻蚀后的源区/漏区，

其中，相邻的两个鳍片结构上外延生长的半导体材料不合并。

6.根据权利要求5所述的方法，其特征在于，所述衬底包括NMOS区域和PMOS区域；

所述在被刻蚀后的源区/漏区的上表面和侧面外延生长半导体材料包括：

在NMOS区域上形成阻挡层，在PMOS区域上被刻蚀后的源区/漏区的上表面和侧面外延生长SiGe；

在PMOS区域上形成阻挡层，在NMOS区域上被刻蚀后的源区/漏区的上表面和侧面外延生长Si或SiC。

7.根据权利要求5所述的方法，其特征在于，在湿法刻蚀时通过时间控制源区/漏区上表面和侧面的湿法刻蚀量。

8.根据权利要求5所述的方法，其特征在于，在外延生长时通过时间控制半导体材料的外延生长量。

9.根据权利要求5所述的方法，其特征在于，在外延生长半导体材料时进行原位掺杂。

10.根据权利要求5所述的方法，其特征在于，所述方法还包括：

在外延之后，对外延的半导体材料进行离子注入。

11.根据权利要求5所述的方法，其特征在于，所述提供衬底结构的步骤包括：

提供衬底；

在所述衬底上形成所述鳍片结构；

在衬底上形成横跨所述鳍片结构的栅极结构，从而定义鳍片结构的源区、漏区和沟道区。

12.根据权利要求5所述的方法，其特征在于，外延生长的半导体材料的顶部高于所述沟道区的顶部。