[发明专利]电路板结构的改良方法

说明书

技术领域

本发明涉及一种电路板结构的改良方法；特别是涉及一种可减少制造成本的电路板结构的改良方法。

背景技术

电路板主要用以承载电子元件，同时也作为电子元件线路连接的提供者，故实为电子产品中一不可或缺的重要零件。

图1A表示一现有电路板结构的示意图，其中该现有电路板例如为一电脑主机板(motherboard)，上面设置有包括处理器10、存储器12、电源14、I/O连接器16、多个主、被动元件以及导线(图1A中未显示)。应了解的是，由于上述处理器10、存储器12及电源14等电子元件的线路布局一般相对复杂，故必须采用多层别(例如8层、10层或者以上)制作工艺制作的电路板搭载，然而单片电路板无法同时具有两种不同层别，因而导致整片电路板(包括图1A中处理器10、存储器12及电源14等电子元件所在的区域A，及区域A之外用以承载其他主、被动元件及I/O连接器16的区域B)都必须采用多层别制作工艺来制作，进而形成制造成本上的浪费。

为了解决此问题，现有的做法采用主板与小板分开的形式(参阅图1B)，也即将处理器10、存储器12及电源14等电子元件设置于以多层别制作工艺制作的主板A上，再将其他主、被动元件及I/O连接器16另外设置于非多层板(例如4层以下)的小板B1～B3上，之后通过各种不同形式的排线将主板A及小板B1～B3相互连接。然而此做法虽可减少制作大面积多层别电路板的成本，但是也增加了排线、排线连接器及组装成本等额外费用，并且使用排线也容易造成信号上的衰减与电磁干扰(Electro-MagneticInterference，EMI)等衍生问题。

发明内容

有鉴于前述现有问题点，本发明的一目的是提供一种电路板结构的改良方法，可满足局部多层板的需求，并且有效减少电路板制造的成本。另外，也避免排线的使用以减少信号衰减与电磁干扰等问题。

本发明的一实施例中提供一种电路板结构的改良方法，包括提供一第一电路板；提供一第二电路板，且第二电路板的面积小于第一电路板的面积；通过一表面黏着技术(SMT)结合第一电路板与第二电路板，以构成一局部具有不同层别数的电路板组件。

在一实施例中，前述改良方法还包括设置多个电子元件于第二电路板。

在一实施例中，前述电子元件包括处理器、存储器、电源或者上述的组合。

在一实施例中，前述电子元件以紧密排列的方式设置于第二电路板，使得第二电路板的面积缩小。

在一实施例中，前述第二电路板的层别数大于第一电路板的层别数。

在一实施例中，前述电子元件通过一表面黏着技术设置于第二电路板。

在一实施例中，前述表面黏着技术通过焊接方式以锡球电连接前述电子元件与第二电路板。

在一实施例中，前述表面黏着技术通过焊接方式以锡球电连接前述第一电路板与第二电路板。

在一实施例中，前述第一电路板为一印刷电路板。

在一实施例中，前述第二电路板为一印刷电路板。

附图说明

图1A、图1B分别为现有电路板结构的示意图；

图2为本发明一实施例的电路板组件的剖面示意图；

图3为本发明另一实施例的电路板组件的剖面示意图；

图4A至图4D为本发明一实施例的制作图2的电路板组件的中间阶段的剖面示意图。

符号说明

10～处理器；

12～存储器；

14～电源；

16～I/O连接器；

20～第一电路板；

30～第二电路板；

30A～上表面；

30B～下表面；

40～锡球；

A～区域、主板；

B～区域；

B1、B2、B3～小板；

H～贯穿孔；

S、S’～电路板组件。

具体实施方式

为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合所附的附图，作详细说明如下。

图2表示本发明一实施例的电路板组件的剖面示意图，其中该电路板组件S例如可为一电脑主机板，并主要包括处理件10、存储器12、处理件10与存储器12专用的电源14、第一电路板20、第二电路板30以及多个锡球(solderballs)40。