[发明专利]半导体封装件及其制法

说明书

一种半导体封装件及其制法，该制法，先提供一设有线路层与阻块的承载件，再形成一具有相对的第一表面及第二表面的封装层于该承载件上，使该封装层包覆该线路层与该阻块，且该第一表面结合于该承载件上，之后移除该承载件与该阻块，以令该封装层的第一表面上形成开口，供电子元件设于其中，所以于置放该电子元件之前，可先对线路层与该电子元件分别进行测试，以淘汰不良品，因而能避免将半导体封装件整体报废而造成材料浪费的问题。

技术领域

本发明有关一种封装制程，特别是关于一种半导体封装件及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品亦朝着轻、薄、短、小、高积集度、多功能化方向发展。而为满足封装结构高积集度(Integration)以及微型化(Miniaturization)的封装需求，封装基版除了导入球栅阵列(BGA)的设计，封装形式逐渐由打线式(Wire Bonding)封装或覆晶式(Flip Chip,FC)封装进展到直接在一封装基板(packaging substrate)中嵌埋并电性整合一例如具有积体电路的半导体晶片，此种封装件能缩减整体半导体装置的体积并提升电性功能。

如图1所示，现有嵌埋式半导体封装件1包括：一具有相对第一及第二表面10a,10b及贯穿该第一及第二表面10a,10b的开口100的核心板10、设于该开口100中的晶片11、设于该核心板10的第一及第二表面10a,10b与晶片11上的线路增层结构13、以及设于该线路增层结构13上的防焊层16。

所述的晶片11具有作用面11a及非作用面11b，于该作用面11a上具有多个电极垫110，且藉由粘着材12填充于该开口100，以固定该晶片11于该开口100中。

所述的线路增层结构13具有至少一介电层130、设于该介电层130上的线路层131、及多个设于该介电层130中并电性连接该电极垫100与线路层131的导电盲孔132。

所述的防焊层16具有多个开孔160，以令该线路层131的部分表面外露于各该开孔160中，俾供作为电性接触垫以外接其他电子装置。

然而，现有半导体封装件1中，因整体结构包含核心板10，导致增加整体结构的厚度，而难以符合薄化的需求，且需考量该核心板的制作成本，因而难以降低整体制作成本。

此外，现有半导体封装件1的制法需先埋设该晶片11，待制作该线路增层结构13后，才进行测试，所以当测试后该半导体封装件1为不良品时，不论晶片11、该线路增层结构13或核心板10好坏与否，均需将该半导体封装件1整体报废，导致材料浪费，且大幅提高制作成本。

此外，该晶片11需经由各该线路层131才能电性连接外部的电子元件，导致讯号传递路径冗长，因而降低该半导体封装件1的电性效能。

因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明提供一种半导体封装件及其制法，能避免将半导体封装件整体报废而造成材料浪费的问题。

本发明的半导体封装件，包括：封装层，其具有相对的第一表面与第二表面，且该封装层的第一表面上具有至少一开口；线路层，其形成于该封装层的第一表面且嵌埋于该封装层中；以及至少一电子元件，其设于该开口中并外露出该第一表面。

前述的半导体封装件中，该开口未连通至该第二表面。

前述的半导体封装件中，该电子元件未外露出该第二表面。

本发明还提供一种半导体封装件的制法，其包括：提供一具有线路层的承载件；形成至少一阻块于该承载件上；形成一具有相对的第一表面及第二表面的封装层于该承载件上，使该封装层包覆该线路层与该阻块，且该第一表面结合于该承载件上；移除该承载件与该阻块，以令该封装层的第一表面上形成开口；以及设置至少一电子元件于该开口中。