[发明专利]半导体器件的形成方法

说明书

一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底包括I/O器件区域，所述I/O器件区域包括第一有源区和第一隔离结构；对所述第一隔离结构进行刻蚀处理，减小所述第一隔离结构的厚度，从而使所述第一隔离结构上表面与所述第一有源区上表面的高度差减小；在所述第一有源区上形成I/O介质层。所述半导体器件的形成方法提高半导体器件的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。

背景技术

随着半导体工艺技术节点的降低，传统的二氧化硅栅介质层和多晶硅栅极的半导体器件(例如MOS器件)出现了漏电流增加和栅极损耗等问题。

请参考图1，示出了传统的二氧化硅栅介质层和多晶硅栅极的半导体器件。所述半导体器件具体包括有源区110和位于相邻有源区之间的隔离结构120。有源区110上具有栅极130，栅极130同时覆盖在隔离结构120上方。通常有源区110与栅极130之间还具有栅介质层(未示出)，所述栅介质层也会同时位于栅极130与隔离结构120之间。栅极130与接触插塞(contact，简称CT)140连接。并且，在现代半导体工艺中，通常设计接触插塞140连接栅极130位于隔离结构120上方的部分。

为解决漏电流增加和栅极损耗等问题，现有技术中提出了采用高K材料代替二氧化硅制作栅介质层，采用金属材料代替多晶硅制作栅极(high k metal gate，简称HKMG)。

然而，虽然采用HKMG工艺解决了传统半导体器件的漏电量高等问题，但是将HKMG工艺制作的半导体器件整合到整个芯片的制作工艺中时，出现其它问题。例如，将核心器件区域(core device，核心器件)的HKMG工艺与位于芯片外围的输入输出器件区域(input/out put device，输入输出器件，简称I/O器件)的制作工艺的集成时，就会出现连接I/O器件栅极的接触插塞穿透I/O器件的栅极，导致栅极漏电流增加和接触插塞与其它结构绝缘作用崩溃(breakdown)的问题。

请参考图2，示出了现有具有HKMG的I/O器件结构示意图，需要说明的是I/O器件和核心器件的制作工艺通常集成在一起。从图2可以看到，在I/O器件包括有源区210和位于相邻有源区之间的隔离结构220。有源区210上具有I/O介质层230和高k介质层240(即I/O器件的栅介质层包括I/O介质层230和高k介质层240)，I/O介质层230和高k介质层240同时位于隔离结构220上方。高k介质层上具有栅极250，并且栅极250也同时位于隔离结构220上方。栅极250与接触插塞260连接，并且与传统设计相同的，接触插塞260连接栅极250位于隔离结构220上方的部分。

然而，如图2所示，连接栅极250的接触插塞260穿透I/O器件的栅极250，并且穿透高k介质层240和I/O介质层230，直至与隔离结构220直接接触，从而导致栅极250漏电流增加，并使接触插塞260与其它结构的绝缘作用崩溃。

为此，如何在核心器件和I/O器件的共同形成过程中，防止I/O器件的接触插塞穿透I/O器件的栅极，成为本领域技术人员亟待解决的问题。

发明内容

本发明解决的问题是提供一种半导体器件的形成方法，以在核心器件和I/O器件的共同形成过程中，防止I/O器件的接触插塞穿透I/O器件的栅极。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：

提供半导体衬底，所述半导体衬底包括I/O器件区域，所述I/O器件区域包括第一有源区和第一隔离结构；

对所述第一隔离结构进行刻蚀处理，减小所述第一隔离结构的厚度，从而使所述第一隔离结构上表面与所述第一有源区上表面的高度差减小；

在所述第一有源区上形成I/O介质层。

可选的，所述刻蚀处理使所述第一隔离结构的厚度减小