[发明专利]半导体模块

说明书

技术领域

本发明涉及一种半导体模块。

背景技术

在功率半导体模块中，通过焊料接合而在金属基座板上搭载绝缘基板及半导体芯片等。例如在日本特开2000－031358号公报、日本特开平01－281760号公报中，提出有下述技术，即，在将利用铜箔进行了电路配置的绝缘基板搭载于金属基座板上而形成的半导体模块中，为了绝缘基板的定位而在金属基座板上的规定位置处设置凹凸部。

在上述日本特开2000－031358号公报以及日本特开平01－281760号公报中提出的半导体模块中，存在下述问题，即，为了在基座板上设置凹凸部，需要向该基座板另外实施加工，因此工时增加，制造效率降低。另外，在使用模具等设置凹凸部的情况下，对该凹凸部的形成部位、数量进行变更时，由于还需要模具自身的设计变更，所以难以用于多品种的少量生产。

发明内容

本发明就是鉴于上述课题而提出的，其目的在于提供一种半导体模块，该半导体模块抑制制造效率的降低，在基座板上高精度地定位绝缘基板。

本发明所涉及的半导体模块具有：基座板，其在表面设置有定位用导线接合部；绝缘基板，其在与基座板相对的背面侧，设置对定位用导线接合部进行收容的收容部，通过由上述收容部对定位用导线接合部进行收容，从而该绝缘基板在相对于基座板被定位的状态下，固定在基座板上；以及半导体芯片，其在绝缘基板中配置在与上述背面相反的表面侧。

根据本发明所涉及的半导体模块，能够提供一种半导体模块，其抑制制造效率的降低，相对于基座板高精度地定位绝缘基板。

通过结合附图进行理解而对本发明做出的详细说明，使本发明的上述内容及其它目的、特征、方案以及优点变得明确。

附图说明

图1是表示实施方式1所涉及的半导体模块的构造的概略剖面图。

图2是用于说明实施方式1所涉及的半导体模块的构造的概略斜视图。

图3是用于说明实施方式1所涉及的半导体模块的第1变形例的构造的概略斜视图。

图4是用于说明实施方式1所涉及的半导体模块的第2变形例的构造的概略斜视图。

图5是用于说明实施方式1所涉及的半导体模块的第3变形例的构造的概略斜视图。

图6是用于说明实施方式1所涉及的半导体模块的第4变形例的构造的概略斜视图。

图7是表示实施方式2所涉及的半导体模块的构造的概略剖面图。

具体实施方式

下面，基于附图，对本发明的实施方式进行说明。此外，对于在以下的附图中相同或者相当的部分，标注相同的参照标号，不重复其说明。

(实施方式1)

首先，对作为本发明的一个实施方式的实施方式1进行说明。首先，对本实施方式所涉及的半导体模块的构造进行说明。参照图1，作为本实施方式所涉及的半导体模块的功率模块1，主要具有壳体2、基座板3、电力端子4、信号端子5、电力配线4a及信号配线5a(接合导线)、绝缘基板8、半导体芯片10、硅凝胶12、封装树脂13。

壳体2配置在基座板3的表面3a上，与基座板3一起构成用于收容半导体芯片10的内部空间。电力端子4由金属构成，沿壳体2的内表面，以接近半导体芯片10的方式弯曲并延伸。电力端子4经由电力配线4a与形成在绝缘基板8的表面(正面)8a上的图案层7连接。

信号端子5由金属构成，沿壳体2的内表面，以接近半导体芯片10的方式延伸。信号端子5配置为，在壳体2的内部空间中与电力端子4相对，在与电力端子4之间夹着半导体芯片10。信号端子5经由信号配线5a与半导体芯片10连接。

绝缘基板8具有表面(正面)8a以及背面8b，在该表面8a以及背面8b上分别形成有图案层7、9。图案层7、9例如由铜箔等构成，具有大于或等于0.1mm而小于或等于0.5mm的厚度。绝缘基板8以相对于基座板3进行了定位的状态，利用焊料层6固定在该基座板3上。焊料层6的厚度是例如大于或等于0.1mm而小于或等于0.5mm。对于绝缘基板8相对于基座板3的定位机构，在后面记述。

半导体芯片10配置在绝缘基板8的表面8a侧，利用焊料层11固定在绝缘基板8上。半导体芯片10是例如MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)或者二极管等半导体元件。此外，在图1中，在绝缘基板8上仅固定有1个半导体芯片10，但也可以将多个上述半导体元件在绝缘基板8上排列固定。