[发明专利]一种粗调和细调相结合的环形压控振荡器电路

说明书

技术领域

本发明属于微电子学技术领域，涉及一种粗调和细调相结合的环形压控振荡器电路。

背景技术

伴随着集成电路工艺的快速发展，微处理器的工作速度越来越高，因此需要相应的电路来产生高性能的时钟信号。在较低频率下，通常采用有源或无源晶振来产生稳定的时钟信号。但当频率升高到几百兆赫兹乃至千兆赫兹频率时，需要利用锁相环路的倍频作用来产生高频时钟信号。

锁相环路由压控振荡器、分频器、鉴频鉴相器、电荷泵和环路滤波器构成，其中压控振荡器是锁相环的关键电路。常见的压控振荡器有电容电感型压控振荡器和环形压控振荡器。电容电感型压控振荡器由于电容电感的滤波作用，相位噪声性能优越；但由于电容电感回路的窄带特性，输出频率范围受限。另外，由于片上集成电感占用较大的面积，其成本也较高；最后，电容电感型压控振荡器需要用到片上电容、电感及变容管，与标准的数字电路不兼容。因此，电容电感型压控振荡器通常作为无线收发系统的本振信号。环形压控振荡器由若干级反相放大器构成一个反馈回路，当满足一定的环路增益和相位条件时，振荡器起振。由于反相放大器可以由多种不含电感、电容的电路实现，因此环形振荡器与标准数字工艺兼容，是现代高速时钟电路的最佳选择。同时，由于环形压控振荡器的输出频率范围很宽，同一个时钟产生电路可以同时满足不同时钟系统的要求。但由于环路较小的品质因数，环形压控振荡器的相位噪声或时钟抖动性能较差；另外，很大的调谐增益也使振荡器对周边环境的噪声相当敏感，这对用于数字电路时钟产生的环形振荡器来说相当严重。因此，如何保持环形振荡器宽频带输出、与数字电路工艺兼容等优点的同时降低环形振荡器的调谐增益成为实现高性能时钟信号的关键。

发明内容

本发明的目的是提供一种低调谐增益、宽频带输出且与标准数字集成电路工艺完全兼容的环形振荡器电路。本发明实现了一种粗调和细调相结合的环形压控振荡器：通过减小反相放大器中压控管的宽长比来减小环形压控振荡器的调谐增益；通过在反相放大器的输出端引入开关电阻阵列来实现多个子频带，利用多个子频带实现宽频带输出；由于引入的电阻与标准数字集成工艺兼容，该环形压控振荡器也与标准数字集成电路工艺兼容。

本发明包括四级延迟单元，每级延迟单元包括四个NMOS管、四个PMOS管和一个开关阻阵列。

开关电阻阵列包括并联的多个开关单元，每个开关单元包括前开关电阻、后开关电阻和开关，前开关电阻的一端与开关的一端连接，后开关电阻的一端与开关的另一端连接；每个开关单元中的前开关电阻的另一端与第一NMOS管的漏极、第三NMOS管的漏极、第一PMOS管的漏极、第三PMOS管的漏极连接，作为延迟单元的反相输出端；每个开关单元中的后开关电阻的另一端与第二NMOS管的漏极、第四NMOS管的漏极、第二PMOS管的漏极、第四PMOS管的漏极连接，作为延迟单元的同相输出端；第一NMOS管的栅极作为延迟单元的第一同相输入端，第二NMOS管的栅极作为延迟单元的第一反相输入端；第一PMOS管的栅极作为延迟单元的第二反相输入端；第二PMOS管的栅极作为延迟单元的第二同相输入端；第三NMOS管的源极与第四PMOS管的栅极连接，第四NMOS管的源极与第三PMOS管的栅极连接；第三NMOS管的栅极和第四NMOS管的栅极连接，作为外部电压控制端；第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源极连接外部电源电压VDD，第一NMOS管、第二NMOS管的源极接地。