[发明专利]具有单层浮栅的非易失性存储器件

说明书

一种非易失性存储器件包括排列在衬底上的多个双单元。多个双单元中的每个包括从衬底的表面突出的漏极台面。第一源极和第二源极被设置在衬底中，并且与漏极台面间隔开。第一浮栅与漏极台面的第一侧壁表面重叠并且延伸至第一源极上，以及第二浮栅与漏极台面的第二侧壁表面重叠并且延伸至第二源极。还提供了相关的方法。

相关申请的交叉引用

本申请要求2014年3月21日向韩国知识产权局提交的申请号为10-2014-0033655的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

各种实施例涉及具有单层浮栅的非易失性存储器件。

背景技术

电可擦除可编程只读存储(EEPROM)器件是即使当其电源被中断时也保留其存储的数据的非易失性存储器件中的一种，并且已经提出EEPROM器件的各种存储器单元结构来改善性能。EEPROM器件的一般单位存储器单元采用包括浮栅、控制栅电极以及在浮栅和控制栅电极之间的栅间电介质层的层叠栅结构。近来，采用单层的浮栅而没有控制栅电极的嵌入式EEPROM器件已利用广泛应用于各种系统集成电路(IC)的互补金属氧化物半导体(CMOS)技术来开发。即，采用单层的浮栅的嵌入式EEPROM器件作为非易失性存储器件是非常有吸引力的，其能够被集成在利用CMOS技术制造的芯片上系统(SOC)中。

发明内容

各种实施例涉及具有单层浮栅的非易失性存储器件。

根据一些实施例，一种非易失性存储器件包括：第一结，其从衬底的表面突出；第二结，其被设置在衬底中并且与第一结间隔开；以及浮栅，其与第一结的侧壁表面重叠并且延伸至第二结。

根据另外的实施例，一种非易失性存储器件包括漏极台面，其从衬底的表面突出。第一源极和第二源极被设置在所述衬底中并且与漏极台面间隔开。第一源极与漏极台面的第一侧壁表面相邻，以及第二源极与漏极台面相对于第一侧壁表面相对的第二侧壁表面相邻。第一浮栅与漏极台面的第一侧壁表面重叠并且延伸至第一源极。第二浮栅与漏极台面的第二侧壁表面重叠并且延伸至第二源极。

根据另外的实施例，一种非易失性存储器件包括多个双单元，其被排列成行和列并且被设置在衬底之上。双单元中的每个包括：第一源极和第二源极，其被设置在衬底中；漏极台面，其从第一源极和第二源极之间的衬底的表面突出；第一浮栅，其与漏极台面的第一侧壁表面重叠并且延伸至与漏极台面的第一侧壁表面相邻的第一源极；以及第二浮栅，其与漏极台面的第二侧壁表面重叠并且延伸至与漏极台面的第二侧壁表面相邻的第二源极。第一源极线被设置成平行于列，并且第一源极线中的每个与沿着相应的列布置的双单元的第一源极。第二源极线被设置成平行于列，并且第二源极线中的每个与沿着相应的列布置的双单元的第二源极耦接。第一位线被设置成平行于行，并且第一位线中的每个与布置在相应的行中的奇数编号的双单元的漏极台面耦接。第二位线被设置成平行于行，并且第二位线中的每个与布置在相应的行中的偶数编号的双单元的漏极台面耦接。

根据另外的实施例，一种非易失性存储器件包括排列在衬底之上的多个双单元。双单元中的每个包括：第一源极和第二源极，其被设置在衬底中；漏极台面，其从第一源极和第二源极之间的衬底的表面突出；第一浮栅，其与漏极台面的第一侧壁表面重叠并且延伸至第一源极；以及第二浮栅，其与漏极台面的第二侧壁表面重叠并且延伸至第二源极。第一浮栅和第二浮栅被布置成相对于漏极台面而彼此相对。隔离层被设置在所述衬底中并且将多个双单元之中的第一双单元的第一源极与多个双单元之中的第二双单元的第二源极分开。