[发明专利]半导体芯片及包括该半导体芯片的半导体集成电路

说明书

相关申请的交叉引用

本申请要求于2013年10月8日提交的申请号为10-2012-0119837的韩国专利申请的优先权，该韩国专利申请以参阅方式全文并入本申请。

技术领域

本发明的示例实施方案涉及半导体设计技术，并更具体地涉及采用内电压的半导体芯片和包括该半导体芯片的半导体集成电路(IC)。

背景技术

通常，被封装以包括一个半导体芯片的二维(2D)结构的半导体IC在提高集成度方面显示出限制。为了提高集成度，提出了被封装以包括多个半导体芯片的三维(3D)结构的半导体IC。3D结构的半导体IC可以通过垂直堆叠多个半导体芯片在相同的空间内实现最大的集成度。这种3D结构的半导体IC包括多个区域，并且每个区域独立操作。一种存储器，例如动态随机存取存储器(DRAM)，将在下文中作为一个示例进行描述。

图1是概念性说明包括在传统3D结构中的存储器装置的多个区域的图示。

参考图1，存储器装置10、20和30每个可包括存储器区域和控制电路，该控制电路用于控制存储器区域的操作。存储器区域可以包括较高概念的存储器区域，并且较高概念的存储器区域可包括较低概念的存储器区域。

如图1中(A)所示，存储器装置10可以包括多个通道CH0至CHy，以及用于控制通道CH0至CHy的操作的通道控制电路CH_CTRL。每个通道CH0至CHy可以包括多个存储列(rank)RK0至RKx，以及用于控制存储列RK0至RKx的存储列控制电路RK_CTRL。每个存储列RK0至RKx可包括多个内存库组(bankgroup)BG0至BGm以及用于控制内存库组BG0至BGm的内存库组控制电路BG_CTRL。每个内存库组BG0至BGm可包括多个内存库(bank)BK0至BKn，以及用于控制内存库BK0至BKn的内存库控制电路BK_CTRL。在此，每个标号m、n、x和y可为整数。

如图1中(B)所示，存储器装置20可以包括多个存储列RK0至RKx，以及用于控制存储列RK0至RKx的操作的存储列控制电路RK_CTRL。每个存储列RK0至RKx可包括多个内存库组BG0至BGm以及用于控制内存库组BG0至BGm的操作的内存库组控制电路BG_CTRL。每个内存库组BG0至BGm可包括多个内存库BK0至BKn以及用于控制内存库BK0至BKn的内存库控制电路BK_CTRL。

如图1中(C)所示，存储器装置30可以包括多个内存库组BG0至BGm以及用于控制内存库组BG0至BGm的内存库组控制电路BG_CTRL。每个内存库组BG0至BGm可包括多个内存库BK0至BKn以及用于控制内存库BK0至BKn的内存库控制电路BK_CTRL。

如上文所述，存储器装置10、20和30可以选择性地包括作为具有较高概念的存储器区域的通道、存储列、内存库组，并可选择性地包括作为具有较低概念的存储器区域的存储列、内存库组和内存库。

然而，这种传统3D结构的存储器装置的一个问题是当存储器区域具有不同的进程、电压和温度(PVT)特性时，存储器区域之间的异步操作速度可能不同。此外，由于当每个存储器区域的操作速度被同步时操作速度被调至最低操作速度，存储器装置的总体操作速度可会被降低。

发明内容

多个实施方案针对半导体芯片，其中操作速度可被控制并且可对每个区域执行同步；多个实施方案也针对包括该半导体芯片的半导体IC。

在一个实施方案中，半导体芯片包括内电压产生电路、目标内部电路以及控制电路；该内电压产生电路适于产生具有预定电平的内电压；该目标内部电路适于采用内电压执行预定操作；而该控制电路适于基于由目标内部电路产生的操作结果信号检测目标内部电路的操作速度，并基于检测结果产生控制信号；其中基于控制信号控制用于目标内部电路的内电压的电压电平。控制电路可以包括操作速度检测单元和控制信号产生单元，该操作速度检测单元适于在测试模式下基于目标内部电路的操作开始信号和操作结果信号检测操作速度，并且产生对应于所检测到的操作速度的操作速度检测信号；该控制信号生成单元适于在测试模式下基于操作速度检测信号生成控制信号。操作开始信号可以在测试模式中从外部接收或者从控制电路产生。半导体芯片还包括适合用于存储控制信号的存储电路。该存储电路包括寄存器电路或熔丝电路。内电压产生电路可以包括参考电压产生单元和内电压产生单元，该参考电压产生单元适于产生参考电压，其具有基于控制信号进行控制的电压电平；该内电压产生单元适于产生对应于参考电压的内电压。