[发明专利]非易失性存储器件及其操作方法

权利要求书

1.一种非易失性存储器件，包括：

控制电路，其配置成基于指示读操作的开始的读命令信号和就绪/忙信号产生集成激活信号，以及响应于所述集成激活信号来同时产生电压控制信号和路径控制信号；

电压提供电路，其配置成响应于所述电压控制信号来产生用来执行所述读操作的电压；以及

路径控制电路，其配置成响应于所述路径控制信号来控制到存储单元阵列的电气路径连接，在所述存储单元阵列中所述读操作被执行。

2.如权利要求1所述的非易失性存储器件，其中，所述控制电路包括：

集成激活信号发生电路，其配置成响应于所述读命令信号和所述就绪/忙信号来产生所述集成激活信号；以及

控制逻辑，其配置成响应于所述集成激活信号来同时产生所述电压控制信号和所述路径控制信号。

3.如权利要求2所述的非易失性存储器件，其中，所述集成激活信号发生电路包括：

逻辑操作器，其配置成基于所述读命令信号和模式信号产生命令接口读信号；以及

触发器，其配置成响应于所述就绪/忙信号来将所述命令接口读信号输出为所述集成激活信号。

4.如权利要求3所述的非易失性存储器件，其中，所述触发器配置成响应于复位信号来使所述命令接口读信号复位。

5.如权利要求1所述的非易失性存储器件，其中，所述电压提供电路包括电压泵，并且

其中，所述电压泵配置成：响应于所述电压控制信号来产生要施加至所述存储单元阵列的字线和位线的电压；以及产生控制所产生的电压被提供至所述存储单元阵列的所述字线和所述位线所通过的电气路径的电压。

6.如权利要求1所述的非易失性存储器件，其中，所述路径控制电路包括：

行译码器，其耦接至所述存储单元阵列的字线；

页缓冲器，其耦接至所述存储单元阵列的位线；以及

切换器，其配置成控制所述行译码器和页缓冲器以及所述存储单元阵列之间的连接。

7.如权利要求1所述的非易失性存储器件，其中，当在所述读命令信号激活之后经过预定时间时所述就绪/忙信号激活，并且

其中，所述控制电路响应于所述就绪/忙信号来产生所述集成激活信号，以便在相同时间点产生所述电压控制信号和所述路径控制信号。

8.如权利要求1所述的非易失性存储器件，其中，用来执行所述读操作的所产生的电压包括：施加至所述存储单元阵列的选中字线的电压；施加至非选中字线的电压；以及提供至所述存储单元阵列的位线的电压。

9.一种操作非易失性存储器件的方法，所述方法包括：

基于指示读操作的开始的读命令信号和就绪/忙信号产生集成激活信号；和

响应于所述集成激活信号,在相同时间点产生用于控制用来执行所述读操作的电压的产生的控制信号和用于控制电气路径的控制信号，所产生的电压通过所述电气路径而被提供至存储单元阵列。

10.如权利要求9所述的方法，其中，在相同时间点同时产生所述控制信号包括在相同时间点响应于所述集成激活信号来产生电压控制信号和路径控制信号。

11.如权利要求10所述的方法，还包括：

响应于所述电压控制信号来产生用来执行所述读操作的电压；以及

响应于所述路径控制信号来控制所述电气路径，所产生的电压通过所述电气路径而被提供至被执行所述读操作的所述存储单元阵列。

12.如权利要求11所述的方法，还包括通过所控制的电气路径向所述存储单元阵列提供用来执行所述读操作的电压。

13.如权利要求11所述的方法，其中，所述电压控制信号包括振荡信号，并且

其中产生所述电压包括响应于所述振荡信号来驱动电压泵。