[发明专利]封装结构及其制法

说明书

技术领域

本发明有关一种封装结构，尤指一种具电子元件的封装结构及其 制法。

背景技术

随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多 样化的方向设计，半导体封装技术也随之开发出不同的封装型态。为 满足半导体装置的高积集度(Integration)、微型化(Miniaturization) 以及高电路效能等需求，使封装堆迭(PackageOnPackage，简称POP) 技术越趋于成熟，遂而发展出三维积体电路(3DimensionIntegrated Circuit)的堆迭技术。

图1A至图1G为现有封装结构1的制法的剖视示意图。

如图1A所示，提供一具有离形层100的第一载板10，以及一具有 相对的主动面11a及非主动面11b的晶片11，该晶片11以该主动面 11a设置于该离形层100上，其中，该主动面11a具有多个电极垫110。

如图1B所示，利用模封(moldingcompound)制程形成封装胶体 12于该第一载板10上，且该封装胶体12包覆该晶片11的周围。

如图1C所示，移除该第一载板10，将一第二载板10’以其离形 层101设置于该晶片11的非主动面11b上。

如图1D所示，于该晶片11的主动面11a上形成电性连接该些电 极垫110的线路部13，该线路部13包含至少一介电层130、设于该介 电层130上的线路层131及设于该介电层130中并电性连接该线路层 131的多个导电盲孔132，且该线路层131电性连接该些电极垫110， 且于最外侧的线路层131具有凸块底下金属层(UnderBump Metallurgy，简称UBM)134。

如图1E所示，移除该第二载板10’，且于该线路部13上设置一 具有离形层102的第三载板10”。

如图1F所示，于该封装胶体12与该非主动面11b上形成一介电 层17，再以激光制程于该封装胶体12上形成盲孔，以于该盲孔中形成 导电体16，且于该介电层17上形成电性连接该导电体16的线路层18， 之后于该介电层17上形成绝缘保护层17’，且该绝缘保护层17’具 有多个外露该线路层18的开孔170。

如图1G所示，移除该第三载板10”，再于该凸块底下金属层134 上形成焊球19。

惟，现有封装结构1的制法中，需设置第一至第三载板 10,10’,10”以进行该线路部13与线路层18的制作，不仅增加制程 步骤，且增加材料(载板)的成本。

此外，由于该封装胶体12为液态成型，所以需待该封装胶体12 固化后才可进行移除该第一载板10的制程，因而增加制程时间，导致 制造成本提高。

又，当移除该第一载板10后，该封装胶体12易发生翘曲(warpage) 的现象，致使该封装结构1的可靠度降低。

另外，该封装胶体12为颗粒状合成材质，所以于形成盲孔时，该 盲孔的壁面会产生凹凸不平整的问题，导致该导电体16的结构不完整 而易发生电性不良的情况。

因此，如何克服上述现有技术的种种问题，实已成为目前业界亟 待克服的难题。

发明内容

鉴于上述现有技术的种种缺失，本发明提供一种封装结构及其制 法，以避免发生翘曲的现象。

本发明的封装结构，包括：承载件，其具有相对的第一表面与第 二表面，且该第一表面上形成有至少一凹槽；至少一电子元件，其设 于该凹槽中；绝缘层，其设于该凹槽中，以包覆该电子元件；线路部， 其设于该承载件的第一表面上且电性连接该电子元件；以及多个导电 体，其设于该承载件中并连通该承载件的第一表面与第二表面，且该 导电体电性连接该线路部。

本发明还提供一种封装结构的制法，其包括：提供一具有相对的 第一表面与第二表面的承载件，且该第一表面上形成有至少一凹槽； 设置至少一电子元件于该凹槽中；形成绝缘层于该凹槽中，以包覆该 电子元件，且该电子元件外露于该绝缘层；形成线路部于该承载件的 第一表面上方，且该线路部电性连接该电子元件；形成多个贯穿该承 载件的该第一表面与该第二表面的穿孔；以及形成导电材于该穿孔中 以作为导电体，且该导电体电性连接该线路部。

前述的封装结构及其制法中，该承载件为封装基板、半导体晶片、 晶圆、中介板、经封装或未经封装的半导体元件。