[发明专利]一种晶圆级封装方法

说明书

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种晶圆级封装方法。

背景技术

在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integratedcircuit，IC)技术，3D集成电路(integratedcircuit，IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间。

微电子封装技术面临着电子产品“高性价比、高可靠性、多功能、小型化及低成本”发展趋势带来的挑战和机遇。四边引脚扁平封装(QFP)、塑料四边引脚扁平封装(TQFP)作为表面安装技术(SMT)的主流封装形式一直受到业界的青睐，但当它们在0.3mm引脚间距极限下进行封装、贴装、焊接更多的I/O引脚的VLSI时遇到了难以克服的困难，尤其是在批量生产的情况下，成品率将大幅下降。

因此以面阵列、球形凸点为I/O的BGA(球栅阵列)应运而生，以它为基础继而又发展为芯片尺寸封装(ChipScalePackage，简称CSP)技术。采用新型的CSP技术可以确保VLSI在高性能、高可靠性的前提下实现芯片的最小尺寸封装(接近裸芯片的尺寸)，而相对成本却更低，因此符合电子产品小型化的发展潮流。

对高性价比的追求是晶圆级封装(Wafer-LevelPackage，WLP)广泛运用的驱动力。近年来WLP封装因其寄生参数小、性能高且尺寸更小(己接近芯片本身尺寸)、成本不断下降的优势，越来越受到业界的重视。

晶圆级封装(Wafer-LevelPackage)是在晶圆前道工序完成后，直接对晶圆利用半导体工艺进行后续组件封装，利用划片槽构造周边互连，再切割分离成单个器件。

在所述晶圆级封装(Wafer-LevelPackage)的工艺流程中大都选用后硅通孔(via-lastTSV)工艺来进行封装，不但工艺简单，而且成本低，是目前非常有潜力的封装方法，特别是在CIS的封装上。但是在后硅通孔(via-lastTSV)刻蚀工艺结束后，做重布线层RDL工艺时，经常会在表面鼓起的顶部有小孔，如图1g所示，导致在RDL的湿法刻蚀过程中，在硅通孔TSV的侧壁的RDL金属线被刻蚀掉，造成电路的断开(open)现象。

因此需要对目前封装方法作进一步的改进，以便消除上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种晶圆级封装方法，包括：

步骤S1：提供晶圆，所述晶圆至少包括半导体衬底和位于所述半导体衬底正面上的金属焊盘；

步骤S2：对所述半导体衬底的背面进行背部研磨并图案化，以形成硅通孔开口，露出所述金属焊盘；

步骤S3：在所述半导体衬底的背面上和所述硅通孔开口的侧壁上形成绝缘层；

步骤S4：在所述绝缘层上形成重布线层，以覆盖所述绝缘层；

步骤S5：沉积临时填充材料，以填充所述硅通孔开口；

步骤S6：图案化所述重布线层，以去除位于所述硅通孔开口两侧的部分所述重布线层。

可选地，在所述步骤S5中，所述临时填充材料包括负性光刻胶。

可选地，在所述步骤S5中，所述临时填充材料的厚度为10-50微米。

可选地，所述步骤S5包括：

步骤S51：在所述重布线层上和所述硅通孔开口中贴敷所述临时填充材料；

步骤S52：图案化所述临时填充材料，以去除所述重布线层上方的所述临时填充材料；

步骤S53：烘焙所述临时填充材料，以固化临时填充材料。

可选地，在所述步骤S51中，所述临时填充材料的贴敷压力为0.5-0.01个大气压，温度为50-150℃。

可选地，在所述步骤S52中，所述图案化方法包括：选用硅通孔的光刻版对所述临时填充材料进行曝光。

可选地，在所述步骤S6之后，所述方法还进一步包括：