[发明专利]一种激光引信信号处理电路及其信号处理方法

权利要求书

1.一种激光引信信号处理电路，其特征在于，所述的激光引信信号处理电路包含FPGA电路（101）和电性连接该FPGA电路（101）输入端的整形电路（102），所述的FPGA电路（101）包含I/O口电路（1011）、电性连接I/O口电路（1011）的全局时钟网络（1012）、电性连接I/O口（1011）和全局时钟网络（1012）的时序处理电路（1013）、以及电性连接时序处理电路（1013）输出端的逻辑处理电路（1014）。

2.如权利要求1所述的激光引信信号处理电路，其特征在于，所述的FPGA电路采用FPGA芯片，该FPGA芯片上集成I/O口电路（1011）、全局时钟网络（1012）、时序处理电路（1013）和逻辑处理电路（1014），利用FPGA芯片完成高速时间采样、时序处理和逻辑处理功能，使电路总面积小于φ127mm。

3.如权利要求2所述的激光引信信号处理电路，其特征在于，所述的I/O口电路（1011）包含六个I/O口，每个I/O口对应接收一个通道的回波信号。

4.如权利要求3所述的激光引信信号处理电路，其特征在于，所述的时序处理电路（1013）中包含回波延时计数器和回波脉宽计数器。

5.如权利要求4所述的激光引信信号处理电路，其特征在于，所述的激光引信信号处理电路还包含电性连接该FPGA电路（101）输出端的数字信号处理器（103）。

6.一种基于如权利要求1-5中任意一个所述的激光引信信号处理电路的信号处理方法，其特征在于，该信号处理方法包含以下步骤：

步骤S0、整形电路（102）将六通道回波信号整形成电平为0V或3.3V的 TTL电平，将整形后的六通道回波信号的输入电平发送给FPGA电路（101）中的I/O口电路（1011）；

步骤S1、FPGA电路（101）中的全局时钟网络（1012）产生全局时钟信号发送给I/O口电路（1011），产生逻辑波门发送给时序处理电路（1013）；

该全局时钟网络（1012）的频率为250MHz，周期为4ns；

所述的逻辑波门包含发射基准和距离门；

步骤S2、FPGA电路（101）中的I/O口电路（1011）得到回波01序列；

I/O口电路（1011）的六个I/O口在全局时钟信号的上升沿对经整形电路（102）整形后的六通道回波信号的输入电平进行判别，大于等于2.5V的记为“1”，小于等于0.7V的记为“0”，由此得到回波信号在全局时钟信号上升沿变化的回波01序列，将该回波01序列发送给时序处理电路（1013）；

步骤S3、FPGA电路（101）中的时序处理电路（1013）计算得到回波延时时间、回波脉冲宽度，并进行数字波门匹配得到回波落入距离门标志信号，将回波延时时间、回波脉冲宽度，并进行数字波门匹配得到回波落入距离门标志信号发送给逻辑处理电路（1014）；

步骤S4、FPGA电路（101）中的逻辑处理电路（1014）根据回波延时时间、回波脉冲宽度、回波落入距离门标志信号，采用抗干扰算法和起爆距离控制方法获得报警信号。

7.如权利要求6所述的信号处理方法，其特征在于，所述的步骤S3中，计算回波延时时间包含以下步骤：

步骤1、时序处理电路（1013）利用回波延时计数器来记录回波延时持续周期T1；

在全局时钟信号的每个上升沿进行判断，当发射基准由“0”变为“1”时，回波延时计数器开始计数，当回波01序列由“0”变为“1” 时，回波延时计数器停止计数；

步骤2、将回波延时计数器的结果T1乘以全局时钟信号的周期得到回波延时时间。

8.如权利要求6所述的信号处理方法，其特征在于，所述的步骤S3中，计算回波脉冲宽度包含以下步骤：

步骤1、时序处理电路（1013）利用回波脉宽计数器来记录回波脉宽持续周期T2；

在全局时钟信号的每个上升沿进行判断，当回波01序列由“0”变为“1” 时，回波脉宽计数器开始计数，当回波01序列由“1”变为“0” 时，回波脉宽计数器停止计数；

步骤2、将回波脉宽计数器的结果T2乘以全局时钟信号的周期得到回波脉冲宽度。