[发明专利]一种无采保流水线ADC时钟偏移校准电路及其控制方法

权利要求书

1.一种无采保流水线ADC时钟偏移校准电路，其特征在于：包括无采保流水线ADC，所述无采保流水线ADC包括依次连接的第一级电路、第二级电路至第N级电路和数字逻辑单元，且每级电路包括比较器subADC和MDAC模块；所述第一级电路的MDAC模块和比较器subADC的采样电容均直接对动态信号Vi进行采样；还包括校准电路，所述校准电路由第一比较器、第二比较器、校准控制单元以及时钟边缘延时调整模块组成，所述第一比较器、第二比较器的输入信号均为第一级电路的MDAC模块的差分输出Vo、参考电压为整个无采保流水线ADC的基准电压；所述校准控制单元的输入端分别与第一比较器、第二比较器的输出端相连，且校准控制单元的输出端与时钟边缘延时调整模块相连接；所述时钟边缘延时调整模块还分别与第一级电路的比较器subADC和MDAC模块相连接。

2.根据权利要求1所述的一种无采保流水线ADC时钟偏移校准电路，其特征在于：所述MDAC模块包括S/H、DAC和放大器，其中S/H的输入端直接对动态信号Vi进行采样；所述DAC的输入端与比较器subADC的输出端相连，DAC的输出端与S/H的输出端并接叠加后与放大器的输入端相连；所述放大器的输出端与校准电路相连，且放大器的增益为2^N-1；所述校准电路校准电路的时钟边缘延时调整模块的输入时钟为S/H的底板采样时钟、输出接比较器subADC的底板采样时钟。

3.根据权利要求1所述的一种无采保流水线ADC时钟偏移校准电路，其特征在于：所述无采保流水线ADC的最大输入差分峰峰值为VFS；所述第一比较器的参考电压VT为VFS/2，第二比较器的参考电压VB为- VFS/2。

4. 一种实现权利要求1所述的无采保流水线ADC时钟偏移校准电路的控制方法，其特征在于：所述校准控制单元受第一比较器与第二比较器控制，在无采保流水线ADC正常工作且输入信号幅度不超过满幅度的情况下，当校准控制单元设置的K个周期内第一比较器、第二比较器的输出存在高电平时，校准控制单元立即启动校准，校准控制输出按一定的规律生成累加或者递减的数字编码，其每变换一次输出时，等待K个周期，根据这K个周期内判断第一比较器与第二比较器是否输出高电平相应调整，如果输出为高电平，继续调整输出，如果第一比较器与第二比较器输出为低电平时，则校准成功，此时校准控制单元输出保持不变；当外界环境的电压或者温度发生变化时，时钟的偏移导致输出错误时，该校准控制单元继续启动校准，校准单元输出经时钟边缘延时调整模块对比较器subADC的采样时钟相对MDAC模块的采样时钟的偏移进行补充，从而修正时钟偏移带来的错误。

5.根据权利要求4所述的一种无采保流水线ADC时钟偏移校准电路的控制方法，其特征在于：所述第一比较器、第二比较器实时工作的时序控制与第二级电路正常工作的比较器subADC相同。