[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供具有隔离结构、栅极结构以及掺杂区的基底，且栅极结构顶部表面和侧壁表面、基底表面以及隔离结构表面具有层间介质层；刻蚀层间介质层形成伪沟槽，伪沟槽侧壁向两侧的层间介质层凹陷，且伪沟槽侧壁表面具有第一凹陷度；形成覆盖于伪沟槽侧壁表面的侧墙，使伪沟槽侧壁表面具有小于第一凹陷度的第二凹陷度；形成覆盖于侧墙表面且填充满伪沟槽的绝缘层；刻蚀去除所述层间介质层以及侧墙，在相邻绝缘层之间形成导电沟槽，导电沟槽底部暴露出掺杂区表面；形成填充满导电沟槽的导电层。本发明提高位于导电沟槽侧壁与掺杂区表面之间拐角处导电层的质量，提高半导体结构的电学性能及可靠性。

技术领域

本发明涉及半导体制作领域技术，特别涉及一种半导体结构的形成方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑晶体管、存储器件和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。

在存储器件中，近年来快闪存储器(flash memory，简称闪存)的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度、易于擦除和重写等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

快闪存储器根据阵列结构的不同，主要分与非门快闪存储器(NAND Flash)和或非门快闪存储器(NOR Flash)。NOR型快闪存储器具有高存储器单元且能够高速工作的优点。在NOR型快闪存储器中，多个存储器单元由一条字线所控制读写，单个存储单元连接在位线以及公共源极线之间。

然而，现有技术形成的快闪存储器的电学性能有待提高。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，提高形成的导电沟槽的形貌，从而提高形成的导电层的质量，优化半导体结构的电学性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供基底，所述基底内具有隔离结构，相邻隔离结构之间的基底表面形成有栅极结构，所述栅极结构两侧的基底内形成有掺杂区，且基底表面、隔离结构表面以及栅极结构顶部和侧壁表面具有层间介质层；刻蚀所述层间介质层，在所述层间介质层内形成伪沟槽，所述伪沟槽暴露出隔离结构表面以及栅极结构侧壁表面，且所述伪沟槽侧壁向层间介质层凹陷，向层间介质层凹陷的伪沟槽侧壁表面具有第一凹陷度；形成覆盖于所述伪沟槽侧壁表面的侧墙，使所述伪沟槽侧壁表面具有第二凹陷度，且第二凹陷度小于第一凹陷度；形成覆盖于所述侧墙表面且填充满伪沟槽的绝缘层；在形成绝缘层后，刻蚀去除所述层间介质层以及侧墙，在相邻绝缘层之间形成导电沟槽，所述导电沟槽底部暴露出掺杂区表面；形成填充满所述导电沟槽的导电层。

可选的，形成所述侧墙的工艺步骤包括：在形成伪沟槽后，形成覆盖于层间介质层表面、伪沟槽底部和侧壁表面的侧墙膜；采用各向异性刻蚀工艺，刻蚀去除位于伪沟槽底部以及层间介质层顶部表面的侧墙膜，形成覆盖于所述伪沟槽侧壁表面的侧墙。

可选的，所述各向异性刻蚀工艺的工艺参数为：刻蚀气体包括主刻蚀气体和辅助刻蚀气体，主刻蚀气体包括C_xF_y气体，辅助刻蚀气体包括O₂、H₂、Ar、N₂或C_mH_nF_z中的一种或多种，刻蚀气体总流量为10sccm至10000sccm，源功率为100瓦至5000瓦，偏置功率为0瓦至500瓦。

可选的，所述层间介质层和侧墙的材料为氧化硅。

可选的，所述绝缘层的材料为氮化硅。

可选的，所述层间介质层和侧墙的材料为氮化硅。

可选的，所述绝缘层的材料为氧化硅。

可选的，采用湿法刻蚀工艺，刻蚀去除所述层间介质层以及侧墙。