[发明专利]集成电路以及低功率操作方法在审

专利信息
申请号: 201410546625.8 申请日: 2014-10-16
公开(公告)号: CN105573408A 公开(公告)日: 2016-05-11
发明(设计)人: 何叶东;王志鸿 申请(专利权)人: 飞思卡尔半导体公司
主分类号: G06F1/04 分类号: G06F1/04;G06F1/32
代理公司: 中国国际贸易促进委员会专利商标事务所 11038 代理人: 刘倜
地址: 美国得*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 集成电路 以及 功率 操作方法
【权利要求书】:

1.一种操作集成电路装置的方法,所述方法包括:

在比特速率时钟信号的控制下,在所述集成电路内部的外围装置与 所述集成电路外部的远程装置之间交换数据;

在第一操作模式中禁用总线时钟信号;以及

在第二操作模式中,使能所述总线时钟信号,以及在所述总线时钟 信号的控制下,在所述外围装置与系统存储器之间交换数据。

2.如权利要求1所述的方法,还包括:

通过产生并断言请求信号,发起从所述第一模式到所述第二模式的 转变;以及

响应于接收到所述断言的请求信号,使能所述总线时钟信号。

3.如权利要求2所述的方法,还包括:

通过去断言所述请求信号,发起从所述第二模式到所述第一模式的 转变;以及

响应于接收到所述去断言的请求信号,禁用所述总线时钟信号。

4.如权利要求2所述的方法,还包括在所述外围装置中产生所述请 求信号。

5.用于集成电路装置的控制电路,所述控制电路包括:

外围装置,被布置为在第一操作模式中在接收的比特速率时钟信号 的控制下与外部装置交换数据,以及在第二操作模式中在接收的总线时 钟信号的控制下与系统存储器交换数据;以及

时钟选通模块,用于在所述第一操作模式中禁用所述总线时钟信 号,以及在所述第二操作模式中响应于所述外围装置产生的控制信号使 能所述总线时钟信号。

6.如权利要求5所述的控制电路,其中所述外围装置产生并断言请 求信号,所述请求信号用于供所述时钟选通模块接收,以发起从所述第 一模式到所述第二模式的转变,并且其中所述时钟选通模块使能所述总 线时钟信号。

7.如权利要求6所述的控制电路,其中所述外围装置去断言所述请 求信号,以发起从所述第二模式到所述第一模式的转变,并且其中所述 时钟选通模块禁用所述总线时钟信号。

8.如权利要求5所述的控制电路,其中所述外围装置包括先入先出 FIFO寄存器,并且其中在所述FIFO寄存器为空或者为满时产生请求 信号。

9.一种能够以低功率模式操作的集成电路装置,所述集成电路装置 包括:

系统时钟发生器,用于产生至少一个系统时钟信号;

时钟选通模块,用于使能和禁用所述至少一个系统时钟信号,其中 在所述低功率模式中,所述至少一个系统时钟信号被禁用;以及

外围装置,其中在所述低功率模式中,所述外围装置产生控制信 号,所述控制信号被提供到所述时钟选通模块,以用于使能所述外围装 置执行任务所需的系统时钟信号,以及用于在完成所述任务之后禁用所 述系统时钟信号。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司,未经飞思卡尔半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201410546625.8/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top