[发明专利]集成电路以及低功率操作方法

说明书

技术领域

本发明总的来说涉及集成电路，更具体地，涉及芯片上系统以及用 于通过控制其特定时钟信号的选通降低功耗的方法。

背景技术

典型的芯片上系统(SOC)包括一个或多个处理单元(核)、存储 器、时钟发生器和多个外围装置，以及其它功能模块，其全部消耗功 率。随着数据速度增加以及随着更多的功能模块被集成到芯片上，将功 耗保持在可接受的水平变得更加有挑战性。SOC的在任何一个时间处 于非激活的元件的时钟选通是一种已知的管理功耗的方式，但是仍需要 在这方面进行改善。

因此，提供用于降低SOC以及类似的装置中的功耗的手段将是有 利的。

概述

根据一个实施例，提供了一种操作集成电路装置的方法，所述方法 包括：在比特速率时钟信号的控制下，在所述集成电路内部的外围装置 与所述集成电路外部的远程装置之间交换数据；在第一操作模式中禁用 总线时钟信号；以及在第二操作模式中，使能所述总线时钟信号，以及 在所述总线时钟信号的控制下，在所述外围装置与系统存储器之间交换 数据。

根据另一实施例，提供了用于集成电路装置的控制电路，所述控制 电路包括：外围装置，被布置为在第一操作模式中在接收的比特速率时 钟信号的控制下与外部装置交换数据，以及在第二操作模式中在接收的 总线时钟信号的控制下与系统存储器交换数据；以及时钟选通模块，用 于在所述第一操作模式中禁用所述总线时钟信号，以及在所述第二操作 模式中响应于所述外围装置产生的控制信号使能所述总线时钟信号。

根据再一实施例，提供了一种能够以低功率模式操作的集成电路装 置，所述集成电路装置包括：系统时钟发生器，用于产生至少一个系统 时钟信号；时钟选通模块，用于使能和禁用所述至少一个系统时钟信 号，其中在所述低功率模式中，所述至少一个系统时钟信号被禁用；以 及外围装置，其中在所述低功率模式中，所述外围装置产生控制信号， 所述控制信号被提供到所述时钟选通模块，以用于使能所述外围装置执 行任务所需的系统时钟信号，以及用于在完成所述任务之后禁用所述系 统时钟信号。

附图说明

通过参考下面的优选实施例的说明以及附图可以更好地理解本发明 及其目的和优点，在附图中：

图1是根据本发明一个实施例的芯片上系统(SOC)的简化的示意性 框图；

图2是图1的SOC的模块的子集的示意性框图，该子集包括低功 率控制电路；以及

图3是根据本发明一个实施例的SOC操作方法的流程图。

具体实施方式

下面结合附图提出的具体说明意图作为对本发明当前优选的实施例 的说明，并不意图表示可以实践本发明的仅有的形式。应当理解，可以 通过不同实施例实现相同的或等同的功能，意图将这些实施例也涵盖在 本发明的精神和范围内。在附图中，使用相同的附图标记来指示相同的 项素。此外，术语"包括"、"包含"或其任意其它变型意图覆盖非排他性 的包含，从而使得包括一系列元件或步骤的模块、电路、装置部件、结 构以及方法步骤并不仅仅包括这些项素，而是可以包括未明确列出的或 对这样的模块、电路、装置部件或步骤固有的其它元件或步骤。在没有 更多约束的情况下，由“包括一”引领的元件或步骤并不排除另外的相 同的元件或步骤(包括所述元件或步骤)的存在。

在一个实施例中，本发明提供了一种操作集成电路的方法。在第一 操作模式中，在比特速率时钟信号的控制下，在所述集成电路内部的外 围装置与所述集成电路外部的远程装置之间交换数据，同时禁用总线时 钟信号。在第二操作模式中，使能所述总线时钟信号，并且在所述总线 时钟信号的控制下在所述外围装置与所述集成电路内部的系统存储器之 间交换数据。

在另一实施例中，本发明提供了用于集成电路的控制电路。所述控 制电路包括外围装置，所述外围装置被布置为在第一操作模式中在接收 的比特速率时钟信号的控制下，与外部装置交换数据，以及在第二操作 模式中在接收的总线时钟信号控制下与系统存储器交换数据。所述控制 电路还包括时钟选通模块，用于在所述第一操作模式中禁用系统时钟信 号和所述总线时钟信号，以及在所述第二操作模式中响应于所述外围装 置产生的控制信号使能所述总线时钟信号。