[发明专利]一种NAND闪存及制备方法

权利要求书

1.一种NAND闪存制备方法，其特征在于，包括如下步骤：

提供一设置有隔离区和有源区的衬底，所述衬底中定义有CMOS电路区和存储单元阵列区；

在所述衬底的上表面依次沉积一介电层和第一栅极材料层，刻蚀所述第一栅极材料层形成浮栅，且位于所述储存单元区之上的浮栅位于相邻所述隔离区之间的衬底之上；

制备第一绝缘材料层覆盖在所述浮栅的上表面，且该第一绝缘材料层覆盖在存储单元阵列区之上的浮栅之间的介电层上表面；

制备一牺牲栅极覆盖在第一绝缘材料层的上表面，且位于存储单元阵列区中的牺牲栅极同时将底部两侧浮栅的中间区域进行覆盖；

于所述CMOS电路区的衬底中形成源/漏极；

沉积第二绝缘材料层并抛光至牺牲栅极的上表面，移除所述牺牲栅极；

移除位于所述CMOS电路区中的第一绝缘材料层及浮栅；

沉积第二栅极材料层并抛光至所述第二绝缘材料层的上表面形成控制栅；

形成金属互联结构。

2.如权利要求1所述的制备方法，其特征在于，采用光刻和刻蚀工艺在所述衬底中形成若干沟槽，并于所述沟槽中填充绝缘材料形成所述隔离区。

3.如权利要求1所述的制备方法，其特征在于，形成源/漏极的具体步骤如下：

制备一掩膜材料并于该掩膜材料中形成开口，利用所述开口进行离子注入工艺，在对准所述开口的衬底上表面形成所述源/漏极；

其中，所述源极靠近位于CMOS电路区之上的浮栅，且所述漏极与位于所述CMOS电路区之上的浮栅之间至少设置有一个隔离区。

4.如权利要求3所述的制备方法，其特征在于，在进行所述离子注入工艺时，用以形成源级的开口将牺牲栅极的部分表面进行暴露。

5.如权利要求3所述的制备方法，其特征在于，在形成所述源/漏极后，继续对所述漏极进行第二次离子注入，以加深所述漏极深度。

6.如权利要求1所述的制备方法，其特征在于，采用如下方法移除位于所述CMOS电路区中的第一绝缘层及浮栅：

制备一掩膜材料将所述CMOS电路区和存储单元区的表面进行覆盖；

进行图案化工艺，移除位于CMOS电路区的掩膜材料；

之后进行刻蚀工艺移除位于所述CMOS电路区中的第一绝缘层及浮栅；

移除剩余的掩膜材料。

7.如权利要求1所述的制备方法，其特征在于，位于所述存储单元区中相邻的浮栅之间形成有空隙。

8.如权利要求1所述的制备方法，其特征在于，所述第一栅极材料层、牺牲栅极均为多晶硅；

所述第二栅极材料层为金属。

9.如权利要求8所述的制备方法，其特征在于，所述第一栅极材料层、第一绝缘材料层均通过ALD工艺形成。

10.如权利要求1所述的制备方法，其特征在于，形成所述金属互联结构的步骤如下：

沉积第三绝缘材料层，进行图案化工艺，形成于所述控制栅及所述源/漏极的上方的通孔；

沉积金属材料将通孔进行填充并进行研磨形成金属互联结构。

11.一种NAND闪存，其特征在于，所述半导体器件包括一衬底，且所述半导体器件定义有CMOS电路区和存储单元阵列区，且所述衬底内均设置有有源区和隔离区；

位于所述CMOS电路区的衬底内形成有源级和漏极，位于所述CMOS电路区的衬底之上形成有栅极，所述源级靠近所述栅极，所述漏极与所述栅极之间设置有一隔离区；

位于所述存储单元阵列区的衬底中设置有若干隔离区，相邻所述隔离区之间位于衬底之上设置有浮栅和控制栅；

所述CMOS电路区和存储单元阵列区均被一绝缘材料层所覆盖，且位于所述绝缘材料层中设置有金属互联结构。

12.如权利要求11所述的NAND闪存，其特征在于，所述浮栅为多晶硅栅，所述栅极和控制栅为金属栅。

13.如权利要求11所述的NAND闪存，其特征在于，所述漏极深度比所述源级深度要深。

14.如权利要求11所述的NAND闪存，其特征在于，所述栅极和所述控制栅均通过GateLast(后栅极工艺)工艺所制备并同步形成。

15.如权利要求11所述的NAND闪存，其特征在于，所述浮栅之间形成有空隙。