[发明专利]处理器及存取存储器的方法

权利要求书

1.一种处理器，包含有：

多个储存模块，分别用以储存多个读取/写入指令，其中该多个读取/写入指令用来要求读取/写入位于该处理器外部的一存储器；以及

一仲裁器，耦接于该多个储存模块，用以接收来自该多个储存模块的该多个读取/写入指令，并安排该多个读取/写入指令传送到一存储器控制器的顺序，其中该仲裁器包含了至少一第一级仲裁电路以及一第二级仲裁电路，其中该第一级仲裁电路用以接收该多个储存模块中一特定储存模块的读取/写入指令，并安排来自该特定储存模块的读取/写入指令传送到该第二级仲裁电路的顺序；以及该第二级仲裁电路接收来自该多个储存模块的该多个读取/写入指令，并安排该多个读取/写入指令传送到该存储器控制器的顺序；

一第一先进先出缓存器，用以储存已经从该特定储存模块传送至该第二级仲裁电路的读取/写入指令所读取/写入的该存储器的区块地址；以及

一第二先进先出缓存器，用以储存已经传送至该存储器控制器的读取/写入指令所读取/写入的该存储器的区块地址；

其中该第一级仲裁电路根据该第一先进先出缓存器所储存的区块地址，优先传送所读取/写入的区块地址与该第一先进先出缓存器中所储存的区块地址不相同的读取/写入指令至该第二级仲裁电路；以及该第二级仲裁电路根据该第二先进先出缓存器所储存的区块地址，优先传送所读取/写入的区块地址与该第一先进先出缓存器中所储存的区块地址不相同的读取/写入指令至该存储器控制器。

2.根据权利要求1所述的处理器，其中该仲裁器根据已经传送至该存储器控制器之读取/写入指令，以安排该多个读取/写入指令传送到该存储器控制器的顺序。

3.根据权利要求2所述的处理器，其中该仲裁器根据已经传送至该存储器控制器之读取/写入指令所读取/写入之该存储器的区块地址，以安排该多个读取/写入指令传送到该存储器控制器的顺序。

4.根据权利要求1所述的处理器，其中该特定储存模块仅用来储存读取指令。

5.根据权利要求1所述的处理器，其中该多个储存模块包含L1指令高速缓存、L1数据高速缓存、L2高速缓存、写入缓冲器、转换后备缓冲器中至少其二。

6.一种存取一存储器的方法，包含有：

接收分别来自多个储存模块的多个读取/写入指令，其中该多个读取/写入指令用来要求读取/写入该存储器；以及

安排该多个读取/写入指令传送到一存储器控制器的顺序；

其中安排该多个读取/写入指令传送到该存储器控制器的顺序的步骤由位于一处理器中的一仲裁器来执行，该仲裁器包含了至少一第一级仲裁电路以及一第二级仲裁电路，且安排该多个读取/写入指令传送到该存储器控制器的顺序的步骤包含有：

使用该第一级仲裁电路以接收该多个储存模块中一特定储存模块的读取/写入指令，并安排来自该特定储存模块的读取/写入指令传送到该第二级仲裁电路的顺序；以及

使用该第二级仲裁电路来接收来自该多个储存模块的该多个读取/写入指令，并安排该多个读取/写入指令传送到该存储器控制器的顺序；

其中，所述方法还包括：

提供一第一先进先出缓存器，以储存已经从该特定储存模块传送至该第二级仲裁电路的读取/写入指令所读取/写入的该存储器的区块地址；以及

提供一第二先进先出缓存器，以储存已经传送至该存储器控制器的读取/写入指令所读取/写入的该存储器的区块地址；以及

安排该多个读取/写入指令传送到该存储器控制器的顺序的步骤包含有：

根据该第一先进先出缓存器所储存的区块地址，优先传送所读取/写入的区块地址与该第一先进先出缓存器中所储存的区块地址不相同的读取/写入指令至该第二级仲裁电路；以及

根据该第二先进先出缓存器所储存的区块地址，优先传送所读取/写入的区块地址与该第一先进先出缓存器中所储存的区块地址不相同的读取/写入指令至该存储器控制器。

7.根据权利要求6所述的方法，其中安排该多个读取/写入指令传送到该存储器控制器的顺序的步骤包含有：

根据已经传送至该存储器控制器之读取/写入指令，以安排该多个读取/写入指令传送到该存储器控制器的顺序。