[发明专利]一种半导体器件及其制造方法、电子装置

说明书

本发明提供一种半导体器件及其制造方法、电子装置，所述方法包括：提供前端器件，所述前端器件包括衬底以及在所述衬底上形成的PMOS器件和NMOS器件；在所述PMOS器件和所述NMOS器件上沉积应力层；去除所述PMOS器件上的应力层；进行退火处理；以剩余的应力层为掩膜进行N+离子注入；以及去除所述剩余的应力层。根据本发明提供的半导体器件的制造方法，在PMOS器件区域中注入N+离子，可以提高PMOS器件的阈值电压，从而抑制窄沟道效应，改善PMOS器件的性能。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术

随着半导体集成电路的集成度不断提高，金属-氧化物-半导体场效应晶体管(MOSFET)器件的特征尺寸越来越小。在器件尺寸缩小时，不仅沟道长度变短，沟道的宽度也按同比例在缩小。当器件的沟道宽度窄到可与源和漏的耗尽层宽度相比拟时，器件将发生偏离宽沟道的行为，这种由窄沟道宽度引起的对器件性能的影响称为窄沟道效应(NWE，Narrow Width Effect)。当沟道的宽度减小到28nm以下时，窄沟道效应将变得无法忽视。窄沟道效应将导致窄沟道器件的阈值电压(Vt)发生漂移，使得阈值电压Vt降低，器件的功耗增大，并且会使得如SRAM装置的静态噪声容限下降。目前，对于采用28nm多晶硅/SiON的PMOS器件来说，其阈值电压Vt与宽沟道器件相比降低了约70mv，可能导致无法满足用户的需求。

发明内容

针对现有技术的不足，本发明提供了一种半导体器件的制造方法，包括：提供前端器件，所述前端器件包括衬底以及在所述衬底上形成的PMOS器件和NMOS器件；在所述PMOS器件和所述NMOS器件上沉积应力层；去除所述PMOS器件上的应力层；进行退火处理；以剩余的应力层为掩膜进行N⁺离子注入；以及去除所述剩余的应力层。

可选地，所述退火处理为尖峰退火和激光退火之一或其组合。

可选地，所述离子注入步骤中所注入的离子是砷离子。

可选地，所述应力层为SiN层。

可选地，所述PMOS器件和所述NMOS器件之间以浅沟槽隔离结构相隔离。

可选地，所述PMOS器件包括PMOS栅极材料层以及形成于所述PMOS栅极材料层两侧的偏移侧墙。

可选地，所述NMOS器件包括NMOS栅极材料层以及形成于所述NMOS栅极材料层两侧的偏移侧墙。

根据本发明的另一方面，提供了一种根据上述方法制造的半导体器件。

根据本发明的又一方面，提供了一种电子装置，包括根据上述方法制造的所述半导体器件。

根据本发明提供的半导体器件的制造方法，在PMOS器件区域中注入N⁺离子，可以提高PMOS器件的阈值电压，从而抑制窄沟道效应，改善PMOS器件的性能。

为了使本发明的目的、特征和优点更明显易懂，特举较佳实施例，并结合附图，做详细说明如下。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中：

图1a-1e示出根据本发明一个实施例的半导体器件的制造方法的关键步骤中所获得的半导体器件的剖面示意图；以及

图2示出根据本发明实施例的半导体器件的制造方法的流程图。

具体实施方式