[发明专利]一种形成HARP层间介质层的方法

说明书

本发明提供了一种形成HARP层间介质层的方法，包括：提供半导体衬底，所述半导体衬底上具有待填充的间隙；利用含硅前驱物和含氧前驱物通过HARP工艺在所述间隙中沉积第一HARP层间介质层；利用所述含氧前驱物的等离子体处理所述第一HARP层间介质层；多次重复所述步骤S2和S3，直至将所述间隙填满。本发明的形成HARP层间介质层的方法，通过多次沉积HARP层间介质层，并在每次沉积之后用含氧前驱物的等离子体进行处理，使得最终形成的HARP层间介质层更致密、硬度更高，从而使得所述HARP层间介质层在进行后续的CMP平坦化时不会产生凹陷缺陷。

技术领域

本发明涉及半导体制造工艺，特别涉及一种形成HARP层间介质层的方法。

背景技术

半导体技术发展长期面临的挑战之一是期望不断增加电路元件密度和衬底上的互联(interconnection)，又不会互相产生寄生作用。通过提供填满层间介质层的间隙(gap)以物理性且电性隔离元件通常可阻止不当的交互作用。但伴随着对超大规模集成电路高集成度和高性能的需求的增加，半导体技术向着65nm甚至更小特征尺寸的技术节点发展，使得间隙宽度也相应地缩小，深宽比亦随之提高，这就要求薄膜沉积的填隙能力有进一步的提升。

目前，对于45nm及其以上的技术节点，广泛使用高深宽比工艺(HARP)沉积具有良好的填隙能力的HARP层间介质层(ILD)进行间隙填充(gap-fill)。与作为0.18μm至65nm技术节点的主流的高密度等离子体(HDP)工艺相比，HARP工艺具有以下的优点：

(1)在HARP工艺中利用Si(C₂H5O)₄(TEOS)和臭氧(O₃)作为前驱物，当调节O₃/TEOS比率和TEOS缓慢增加率(ramping ratio)时，能保证非常好的填缝能力，能够很好地满足(AR)>10:1的高深宽比的间隙的填充；

(2)由于在HARP工艺中是通过热过程进行化学气相沉积(而不是等离子增强型化学气相沉积(PECVD))，因此不存在因等离子体轰击所导致的对衬底上的半导体结构和/或衬底的损坏；

(3)通过HARP工艺形成的层间介质层膜显示有拉应力，与先前形成的膜层(pre-layer films)具有很好的兼容性。

尽管HARP工艺具有上述优点，但通过HARP工艺形成的HARP层间介质层通常比较疏松、柔软，在通过化学机械研磨(CMP)工艺进行平坦化时容易产生凹陷缺陷，如图1所示，这种凹陷将给后段制程的金属互连提供不平坦的界面(interface)，同时，将会严重影响后续的接触孔工艺的形成，影响后续的接触互联(contact inter-connection)。

因此，需要提出一种新的形成HARP层间介质层的方法，在保证HARP层间介质层具有上述优点的同时，还能具有较高的密度和硬度，以避免在平坦化HARP层间介质层时产生凹陷缺陷。

发明内容

在通过HARP工艺填充半导体衬底上的间隙时，为了获得具有较高密度和硬度的HARP层间介质层，本发明提供了一种形成HARP层间介质层的方法，所述方法包括：

步骤S1：提供半导体衬底，所述半导体衬底上具有待填充的间隙；

步骤S2：利用含硅前驱物和含氧前驱物通过HARP工艺在所述间隙中沉积第一HARP层间介质层；

步骤S3：利用所述含氧前驱物的等离子体处理所述第一HARP层间介质层；

步骤S4：多次重复所述步骤S2和S3，直至将所述间隙填满。

可选地，在所述步骤S4之后还包括：

步骤S5：以PECVD工艺在所述HARP层间介质层上覆盖等离子增强型层间介质层；以及