[发明专利]防止硅通深孔侧壁刻蚀的底部刻蚀方法

说明书

技术领域

本发明涉及半导体芯片的晶圆级芯片尺寸封装(wafer level chip scale packaging,WLCSP)工艺领域，具体是涉及一种防止硅通深孔侧壁刻蚀的底部刻蚀方法。

背景技术

晶圆级芯片尺寸封装(wafer level chip scale packaging,WLCSP)是IC封装方式的一种，它是一种先将整片晶圆进行封装，再切割得到单颗芯片的封装方法。利用硅通孔技术将金属芯片引脚即PIN脚电性引到晶圆的背面，可以实现芯片封装后面积尺寸不变，且拥有极短的电性传输距离，使芯片运行速度加快，功率降低，是目前封装领域的先进技术。然而晶圆各芯片单元PIN脚下面的晶圆氧化层，是阻碍芯片电性背面导出的一个重要因素。如何解决深孔底部开窗除去晶圆氧化层，形成硅通深孔(通常为深径比大于等于2:1的孔)，露出PIN脚，同时又保证晶圆结构性能等不受影响，成为晶圆级芯片尺寸封装工艺的一个棘手难题。

目前，深孔底部开窗一般采用光刻胶涂布，在孔底位置曝光显影后，刻蚀材料刻蚀孔底。但是，这种刻蚀孔底的方法不能防止深孔侧壁的刻蚀，刻蚀完成后，深孔内残留的光刻胶不易去除干净，也会影响后续制程。并且刻蚀过程中，表面的刻蚀速率要大于底部刻蚀速率，虽然可以通过加厚表面材料厚度，或调节设备参数等来改善表面刻蚀程度，但是其工艺相对复杂，且不易精确控制。

发明内容

为了解决上述技术问题，本发明提出一种防止硅通深孔侧壁刻蚀的底部刻蚀方法，在晶圆级芯片尺寸封装过程中，能够有效改善深孔中的垂直刻蚀效果，防止深孔侧壁刻蚀，避免在深孔开窗时引入光刻胶，解决光刻胶残留的问题，且能够阻碍刻蚀工艺对晶圆表面的刻蚀，提高产品的良率，有效改善产品的可靠性。

本发明的技术方案是这样实现的：

一种防止硅通深孔侧壁刻蚀的底部刻蚀方法，包括如下步骤：

a、准备包含若干个芯片单元的晶圆，设该晶圆的功能面为正面，所述功能面具有PIN脚和晶圆氧化层；

b、对晶圆背面的硅基板进行减薄；

c、在晶圆背面的硅基板上覆盖一层钝化层，并在该钝化层上形成与功能面内的PIN脚位置对应的第一开口；

d、在晶圆背面的硅基板上的第一开口位置刻蚀形成深径比大于等于2：1的深孔，并使深孔的孔底暴露出晶圆正面的晶圆氧化层；

e、在钝化层表面和深孔内覆盖一层绝缘层；

f、在步骤e后的深孔外的绝缘层的表面上覆盖一层干膜；

g、在步骤f后的干膜上形成与深孔位置对应的第二开口；

h、刻蚀步骤g后的深孔孔底的绝缘层和晶圆氧化层，并暴露出PIN脚；

i、去除步骤h后的干膜；

j、在步骤i后的绝缘层表面和深孔内依次覆盖金属线路层和用于保护金属线路层的保护层；

k、在步骤j后的保护层上开口，并在开口后的金属线路层上植球；

l、切割步骤k后晶圆，形成单颗封装芯片。

作为本发明的进一步改进，在步骤a中，所述芯片单元为感光芯片或由模拟电路、数字电路组成的集成电路的电子元件，所述芯片单元为感光芯片时，所述晶圆的功能面设有保护盖板。

作为本发明的进一步改进，在步骤g中，所述第二开口的直径小于所述深孔的直径。

作为本发明的进一步改进，所述深孔的形成方式为干法刻蚀或湿法刻蚀。

作为本发明的进一步改进，对晶圆背面的硅基板进行减薄的方式为研磨或刻蚀。

作为本发明的进一步改进，在步骤c中，通过曝光显影工艺，在钝化层上对应晶圆正面PIN脚位置处形成第一开口。

作为本发明的进一步改进，在步骤g中，通过曝光显影工艺，在绝缘层上对应深孔位置处形成第二开口。

本发明的有益效果是：本发明提供一种防止硅通深孔侧壁刻蚀的底部刻蚀方法，在晶圆级芯片尺寸封装中进行深孔底部刻蚀之前，通过在晶圆的背面覆盖一层干膜，再通过光刻工艺，在所述干膜上开一定尺寸的开口，暴露出深孔孔底进行刻蚀，有效解决了晶圆级芯片尺寸封装中深孔侧壁被刻蚀，孔底有异物残留，表面材料被严重刻蚀的问题，简化了工艺，提高了产品的良率，同时，有效改善了产品的可靠性。

附图说明

图1为本发明封装工艺流程图；

图2为发明覆盖干膜并于其上开口后的结构剖面示意图；

图3为本发明封装完成后的结构剖面示意图。

结合附图，作以下说明：

1——硅基板                2——晶圆氧化层