[发明专利]一种环形振荡器

权利要求书

1.一种环形振荡器，其特征在于：主要由3个差分延迟单元D1～D3和1个注入单元INJ组成；

第一差分延迟单元D1的差分同相输出端VOUT+接第二差分延迟单元D2的主环路反相输入端VP-，第二差分延迟单元D2的差分同相输出端VOUT+接第三差分延迟单元D3的主环路反相输入端VP-，第三差分延迟单元D3的差分同相输出端VOUT+接第一差分延迟单元D1的主环路反相输入端VP-；

第一差分延迟单元D1的差分反相输出端VOUT-接第二差分延迟单元D2的主环路同相输入端VP+，第二差分延迟单元D2的差分反相输出端VOUT-接第三差分延迟单元D3的主环路同相输入端VP+，第三差分延迟单元D3的差分反相输出端VOUT-接第一差分延迟单元D1的主环路同相输入端VP+；

第一差分延迟单元D1的主环路同相输入端VP+接第二差分延迟单元D2的辅助环路同相输入端VS+,第一差分延迟单元D1的主环路反相输入端VP-接第二差分延迟单元D2的辅助环路反相输入端VS-；

第一差分延迟单元D1的辅助环路同相输入端VS+接第三差分延迟单元D3的主环路同相输入端VP+，第一差分延迟单元D1的辅助环路反相输入端VS-接第三差分延迟单元D3的主环路反相输入端VP-；

第二差分延迟单元D2的主环路同相输入端VP+接第三差分延迟单元D3的辅助环路同相输入端VS+,第二差分延迟单元D2的辅助环路同相输入端VS+接第三差分延迟单元D3的辅助环路反相输入端VS-；

第一差分延迟单元D1的粗调输入端VCOARSE,第二差分延迟单元D2的粗调输入端VCOARSE和第三差分延迟单元D3的粗调输入端VCOARSE同时接粗调输入信号VCOARSE；

第一差分延迟单元D1的细调输入端VFINE,第二差分延迟单元D2的细调输入端VFINE和第三差分延迟单元D3的细调输入端VFINE同时接细调输入信号VFINE；

第一差分延迟单元D1的电源端VDD,第二差分延迟单元D2的电源端VDD和第三差分延迟单元D3的电源端VDD同时接电源VDD；第一差分延迟单元D1的接地端GND,第二差分延迟单元D2的接地端GND和第三差分延迟单元D3的接地端GND同时接地GND；

注入单元INJ的栅级接注入信号输入端VINJ，注入单元INJ的漏极接第三差分延迟单元D3的差分反相输出端VOUT-,注入单元INJ的源级接第三差分延迟单元D3的差分同相输出端VOUT+。

2.根据权利要求1所述的一种环形振荡器，其特征在于：

上述每个差分延迟单元均包括8个PMOS管PM1～PM4和4个NMOS管NM1～NM4；第一PMOS管PM1的源级、第二PMOS管PM2的源级、第三PMOS管PM3的源级、第四PMOS管PM4的源级、第五PMOS管PM5的源级、第六PMOS管PM6的源级、第七PMOS管PM7的源级和第八PMOS管PM8的源级同时接电源VDD；第一NMOS管NM1的源级、第二NMOS管NM2的源级、第三NMOS管NM3的源级、第四NMOS管NM4的源级、第三PMOS管PM3的栅级和第四PMOS管PM4的栅级同时接地GND；第一PMOS管PM1的栅级和第二PMOS管PM2的栅级连接，作为该差分延迟单元的粗调信号输入端VCOARSE；第五PMOS管PM5的栅级和第六PMOS管PM6的栅级连接，作为该差分延迟单元的细调信号输入端VFINE；第一PMOS管PM1的漏极、第三PMOS管PM3的漏极、第五PMOS管PM5的漏极、第七PMOS管PM7的漏极、第一NMOS管NM1的漏极和第三NMOS管NM3的漏极连接，作为差分延迟单元的差分反相输出端VOUT-；第二PMOS管PM2的漏极、第四PMOS管PM4的漏极、第六PMOS管PM6的漏极、第八PMOS管PM8的漏极、第二NMOS管NM2的漏极和第四NMOS管NM4的漏极连接，作为差分延迟单元的差分同相输出端VOUT+；第三NMOS管NM3的栅级与第二NMOS管NM2的漏极和第四NMOS管NM4的漏极连接；第四NMOS管NM4的栅级与第一NMOS管NM1的漏极和第三NMOS管NM3的漏极连接；第七PMOS管PM7的栅级作为差分延迟单元的辅助环路同相输入端VS+；第八PMOS管PM8的栅级作为差分延迟单元的辅助环路反相输入端VS-；第一NMOS管NM1的栅级作为差分延迟单元的主环路同相输入端VP+；第二NMOS管NM2的栅级作为差分延迟单元的主环路反相输入端VP-。

3.根据权利要求2所述的一种环形振荡器，其特征在于：第一PMOS管PM1和第二PMOS管PM2的宽长比为第五PMOS管PM5和第六PMOS管PM6的宽长比的5～10倍。