[发明专利]一种实现多通道模数转换器同步的方法

说明书

技术领域

本发明属于雷达射频信号采集技术领域，特别涉及一种实现多通道模数转换器同步的方法，主要用于雷达射频信号的模数转换。

背景技术

由于雷达自身的优势所在(全天候、无环境要求等)，雷达成像技术得到了广泛的关注与研究。雷达成像技术可应用于黑夜、雨天等复杂条件下，弥补了光学成像的许多不足。

雷达信号的采集作为雷达成像技术的第一步，在整个成像工作中起着至关重要的作用。采集到的雷达回波信号质量的好坏直接决定着最终成像结果的优劣，更高的分辨率和更高的质量需要更高的采样精度、更快的采样速度和更大的采样带宽。

雷达信号采集最重要的部分是A/D转换芯片，即ADC(Analog to Digital Converter)。目前业内采样率较高的多通道高速ADC芯片普遍支持多种工作模式，并具有可编程接口，比如E2V公司的EV10AQ190/EV10AQ190A，支持1通道、2通道、4通道和测试模式，具有可配置的SPI接口。

对于多通道高速ADC，或同时使用多片单通道高速ADC，其通道之间的相位在ADC配置完成后可能会不同步，这将对成像结果产生很大的影响。

发明内容

本发明的目的在于提出一种实现多通道模数转换器同步的方法。

为实现上述技术目的，本发明采用如下技术方案予以实现。

一种实现多通道模数转换器同步的方法包括以下步骤：

步骤1，利用FPGA芯片配置多通道模数转换器，使其工作于多通道测试模式；多通道模数转换器的通道数为N，多通道模数转换器的通道数的N个通道分别表示为第1通道至第N通道；

步骤2，多通道模数转换器工作于多通道测试模式时，生成对应的数据差分对和随路时钟差分对，多通道模数转换器将每个通道的数据差分对和每个通道的随路时钟差分对发送至FPGA芯片；FPGA芯片将第i通道的随路时钟差分对转换为第i通道单端时钟信号，i取1至N；FPGA芯片将第i通道的数据差分对转换为第i通道单端数据信号；

步骤3，FPGA芯片对第i通道单端数据信号的每个数据位配置对应的延时值，FPGA芯片根据第i通道单端数据信号的每个数据位配置对应的延时值，将第i通道单端数据信号的每个数据位的信号进行延时处理；

步骤4，FPGA芯片对延时处理后的第i通道单端数据信号进行串并转换，得到第i通道并行数据；

步骤5，FPGA芯片根据每个通道并行数据之间的相位关系，将每个通道并行数据进行相位对齐，得出相位对齐后的并行数据。

本发明的有益效果为：1)本发明利用FPGA芯片的IODELAYE模块对多通道高速ADC(模数转换器)的各通道内数据进行延时微调，避免各通道内数据位未对齐而出现毛刺现象；2)本发明对多通道高速ADC(模数转换器)的各通道之间数据进行逻辑对齐操作，使各通道数据的相位同步，避免对雷达成像结果造成影响。

附图说明

图1为本发明的一种实现多通道模数转换器同步的方法的硬件实现结构示意图；

图2为本发明的一种实现多通道模数转换器同步的方法的硬件实现结构中FPGA芯片的内部结构框图；

图3为每个通道ISERDES模块中ISERDES_Master模块和ISERDES_Slaver模块的电连示意图；

图4为本发明的各通道间相位同步方法流程示意图。

具体实施方式

下面结合附图对本发明作进一步说明：

结合图1，为本发明的一种实现多通道模数转换器同步的方法的硬件实现结构示意图。本发明实施例中，FPGA芯片电连接多通道模数转换器(多通道高速ADC)的配置接口，用于配置多通道模数转换器的工作模式，使其处于多通道测试模式、正常工作模式或其他模式。举例来说，配置接口为SPI接口。多通道模数转换器的通道数表示为N，对于多通道模数转换器的通道数的N个通道(对应图1中的通道1至通道N)，每个通道通过数据接口电连接FPGA芯片的数据接口，每个通道通过时钟接口电连接FPGA芯片的时钟接口，用于向FPGA芯片发送差分数据对和差分时钟对。

结合图2，为本发明的一种实现多通道模数转换器同步的方法的硬件实现结构中FPGA芯片的内部结构框图。本发明的一种实现多通道模数转换器同步的方法包括以下步骤：