[发明专利]一种FINFET结构及其制造方法

说明书

本发明提供了一种FINFET的制造方法，包括：a.提供半导体衬底，在所述半导体衬底上形成鳍片；b.在所述鳍片上方形成伪栅叠层，并在伪栅叠层两侧形成第一侧墙；c.在所述伪栅叠层两侧的鳍片中形成横向源漏扩展区；d.在所述伪栅叠层两侧的鳍片中形成纵向源漏扩展区；e.在所述伪栅叠层两侧形成第二侧墙，在所述第二侧墙两侧的鳍片中形成源漏区；f.在所述鳍片周围的半导体衬底上方形成浅沟槽隔离结构，所述浅沟槽隔离结构包围所述鳍片的下半部分；在所述浅沟槽隔离结构上方形成层间介质层，其顶部与所述伪栅叠层顶部平齐；去除伪栅叠层并形成栅极空位，在所述栅极空位中形成栅极叠层。本发明极大地降低了漏端电场强度，有效增加了器件的击穿电压。

技术领域

本发明涉及一种半导体器件结构制造方法，具体地，涉及一种FINFET结构制造方法。

技术背景

当下，片上集成系统(SoC)是信息技术产业界发展的主要趋势。其特点是在同一芯片内需要同时包含高性能晶体管器件、低功耗晶体管器件以及耐高压的晶体管器件。由于FinFET器件本身具有抑制短沟道效应的结构特性，在22nm技术节点后可由其代替传统平面MOSFET器件构成高性能、低功耗集成电路。然而，由于硅基FinFET器件中构成鳍片的Si体积显著减小，这种结构器件对高电压应力非常敏感。因此，实现FinFET器件在高压领域中(如ESD或I/O)的应用，是使立体多栅结构器件能够全面取代传统平面结构MOSFETs器件，实现22nm技术节点以后SoC的关键。

传统的MOSFETs由于受到漏端PN结反向击穿、源漏穿通及栅介质击穿等因素并不能直接应用于高压(HV)领域。但是，经过对器件结构及掺杂分布的少许改变，传统的平面MOS晶体管器件也可以处理HV应用。通常的做法是是通过在重掺杂的漏区与栅之间增加一次注入工艺来引入轻掺杂漏扩展区。对于FinFET器件，其构成沟道的鳍片结构尺寸很小，如果通过增加LDD区的长度来分散表面电场分布，不但使器件的尺寸过大，不利于集成；而且改善器件耐高压特性的效果并不明显。另外，由于FinFET器件的沟道位于鳍片的侧墙，而鳍片的厚度通常只有几nm，因此，除了横向分布的表面电场，在鳍片的垂直方向上分布的电场同样会对器件的耐压特性产生显著影响。

因此，实现FinFET器件在高压领域中(如ESD或I/O)的应用，是使立体多栅结构器件能够全面取代传统平面MOSFETs器件，实现22nm技术节点以后SoC的关键。

发明内容

针对上述问题，本发明提供了一种FINFET制作方法，能有效的实现FinFET器件在高压领域中的应用。具体地，本发明提供的制造方法包括以下步骤：

a.提供半导体衬底，在所述半导体衬底上形成鳍片；

b.在所述鳍片上方形成伪栅叠层，并在伪栅叠层两侧形成第一侧墙；

c.在所述伪栅叠层两侧的鳍片中形成横向源漏扩展区；

d.在所述伪栅叠层两侧的鳍片中形成纵向源漏扩展区；

e.在所述伪栅叠层两侧形成第二侧墙，在所述第二侧墙两侧的鳍片中形成源漏区；

f.在所述鳍片周围的半导体衬底上方形成浅沟槽隔离结构，所述浅沟槽隔离结构包围所述鳍片的下半部分；在所述浅沟槽隔离结构上方形成层间介质层，所述层间介质层顶部与所述伪栅叠层顶部平齐；去除伪栅叠层并形成栅极空位，在所述栅极空位中形成栅极叠层。

其中，所述横向源漏扩展区和所述纵向源漏扩展区的掺杂类型相同，与衬底的掺杂类型相反；所述横向源漏扩展区的掺杂浓度大于所述纵向源漏扩展区的掺杂浓度；

其中，形成所述横向源漏扩展区的方法是倾斜的离子注入；形成所述纵向源漏扩展区的方法是垂直的离子注入，其采用能量和剂量小于形成所述横向源漏扩展区采用的能量和剂量。