[发明专利]半导体装置

说明书

本发明的实施方式提供一种抑制阳极电极与二极管的密接力下降、抑制二极管的浪涌耐受量下降的半导体装置。实施方式的半导体装置具备：第1电极；第2电极；第1导电型的第1半导体区域，设在上述第1电极与上述第2电极之间，与上述第1电极接触；第2导电型的第2半导体区域，有选择地设在上述第1半导体区域与上述第2电极之间；接触区域，设在上述第2半导体区域与上述第2电极之间，与上述第2半导体区域及上述第2电极接触；多个第2导电型的第3半导体区域，设在上述第2电极与上述第1半导体区域之间，与上述第2电极接触；以及配线，与上述第2电极接触，与上述第2电极的接合部分位于上述第3半导体区域的上方，不位于上述接触区域的上方。

相关申请

本申请享受以日本专利申请2014－126256号(申请日：2014年6月19日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体装置。

背景技术

作为具有整流功能的半导体装置，已知有混有肖特基势垒接合和pn接合的JBS(Junction Barrier Schottky)二极管。JBS二极管具有形成在n型半导体区域内的多个p型半导体区域、和与n型半导体区域及p型半导体区域接触的肖特基势垒金属。JBS二极管是在逆向偏压时将n型半导体区域与肖特基电极的界面处的电场缓和、将泄流降低的构造。在半导体装置中，实现对浪涌电压等的耐受量的进一步提高是重要的。

JBS二极管可以在较低的电压下使电流的上升较快的肖特基势垒二极管发挥功能，在较高的电压下使浪涌耐受量较高的PIN二极管发挥功能。此外，有在阳极电极与PIN二极管之间设置硅化物区域的情况。由此，阳极电极与PIN二极管的电气接触性提高。

但是，如果在PIN二极管的正上方或其附近设置接合线，则电流集中于PIN二极管，有其浪涌耐受量下降、或给接合线正下方的PIN部的硅化物区域带来损伤而阳极电极与PIN二极管的密接力下降的情况。

发明内容

本发明要解决的课题是提供一种抑制阳极电极与二极管的密接力下降、抑制二极管的浪涌耐受量下降的半导体装置。

技术方案的半导体装置具备：第1电极；第2电极；第1导电型的第1半导体区域，设在上述第1电极与上述第2电极之间，与上述第1电极接触；第2导电型的第2半导体区域，有选择地设在上述第1半导体区域与上述第2电极之间；接触区域，设在上述第2半导体区域与上述第2电极之间，与上述第2半导体区域及上述第2电极接触；多个第2导电型的第3半导体区域，设在上述第2电极与上述第1半导体区域之间，与上述第2电极接触；以及配线，与上述第2电极接触，与上述第2电极的接合部分位于上述第3半导体区域的上方，不位于上述接触区域的上方。

附图说明

图1(a)是表示有关第1实施方式的半导体装置的示意平面图，图1(b)是表示有关第1实施方式的半导体装置的示意剖视图。

图2(a)及图2(b)是表示有关第1实施方式的半导体装置的示意剖视图。

图3(a)是表示有关参考例的半导体装置的示意平面图，图3(b)是表示有关参考例的半导体装置的示意剖视图。

图4(a)及图4(b)是表示有关参考例的半导体装置的示意剖视图。

图5是表示有关参考例的半导体装置的正向特性的一例的曲线图。

图6(a)是表示有关第1实施方式的半导体装置的示意平面图，图6(b)是表示有关第1实施方式的半导体装置的示意剖视图。

图7(a)是表示有关第2实施方式的第1实施例的半导体装置的示意平面图，图7(b)是表示有关第2实施方式的第2实施例的半导体装置的示意平面图。