[发明专利]基于标准工艺的低功耗低擦写电压的非易失性存储器

权利要求书

1.一种基于标准工艺的低功耗低擦写电压的非易失性存储器，包括多个存储单元，每个存储单元由模块A和模块B组成，

模块A由第一增压管AM1、第二增压管AM2、第一充电管AM3、第二充电管AM4四个晶体管构成；其中，第一增压管AM1和第二增压管AM2是被连接成的电容形式的器件，第一增压管的源极A04、漏极A05与第四N阱NW4相连构成第三端口P3；第二增压管AM2的源极A10、漏极A11与第五N阱NW5相连构成第六端口P6；第一充电管AM3的源极A02与第一增压管的栅极A06相连构成端口AL1，第一充电管AM3的栅极A03引出作为第二端口P2，第一充电管AM3的漏极A01引出作为第一端口P1；第二充电管AM4的源极A08与第二增压管的栅极A12相连构成端口AL2，第二充电管AM4的栅极A09引出作为第五端口P5，第二充电管AM4的漏极A07引出作为第四端口P4；

模块B由控制管BM1、隧穿管BM2、第一读取管BM3、第二读取管BM4、第一选择管BM5和第二选择管BM6构成；其中，控制管BM1与隧穿管BM2与模块A中的第一增压管AM1、第二增压管AM2类似，被连接成电容形式的器件；控制管BM1的源极B02、漏极B01、第一N阱NW1相连构成端口BL1；隧穿管BM2的源极B04、漏极B05、第二N阱NW2相连构成端口BL2；第一读取管BM3的源极B07与其所在的第三N阱NW3和第二读取管BM4的漏极B10相连后引出作为第七端口P7；控制管BM1的栅极B03、隧穿管BM2的栅极B06、第一读取管BM3的栅极B09、第二读取管BM4的栅极B12互连构成封闭的浮栅FG；第一选择管BM5的漏极B13与第一读取管BM3的漏极B08相连接，第二读取管BM4的源极与第二选择管BM6的漏极B16相连接，第一选择管BM5的栅极B15与第二选择管的栅极B18相连引出作为第八端口P8，第一选择管BM5的源极B14引出作为输出端口DO1，第二选择管BM6的源极B17引出作为输出端口DO0；端口BL1与端口AL1连接，端口BL2与端口AL2连接。

2.如权利要求1所述的基于标准工艺的低功耗低擦写电压的非易失性存储器，其特征在于：所述存储单元中的控制管BM1的栅极面积大于隧穿管BM2、第一读取管BM3和第二读取管BM4的栅极面积，第一增压管AM1、第二增压管AM2的栅极面积为控制管BM1的栅极面积的一半。

3.如权利要求1所述的基于标准工艺的低功耗低擦写电压的非易失性存储器，其特征在于：所述存储单元中的第一增压管AM1、第二增压管AM2、控制管BM1、隧穿管BM2、第一读取管BM3均为PMOS晶体管；第一充电管AM3、第二充电管AM4、第二读取管BM4、第一选择管BM5和第二选择管BM6均为NMOS晶体管。

4.如权利要求3所述的基于标准工艺的低功耗低擦写电压的非易失性存储器，其特征在于：所述存储单元中的模块A中第一增压管AM1驻留在第四N阱NW4中，第二增压管AM2驻留在第五N阱中，第一充电管AM3与第二充电管AM4驻留在第一P阱PW1中，其中，第一P阱PW1与地线GND相连；模块B中的控制管BM1驻留在第一N阱NW1中，隧穿管BM2驻留在第二N阱NW2中，第一读取管BM3驻留在第三N阱NW3中，第二读取管BM4、第一选择管BM5和第二选择管BM6共同驻留在第一P阱PW1中。

5.如权利要求4所述的基于标准工艺的低功耗低擦写电压的非易失性存储器，其特征在于：所述存储单元中的第一增压管AM1、第二增压管AM2、控制管BM1、隧穿管BM2、第一读取管、第一充电管AM3、第二充电管AM4、第二读取管BM4、第一选择管BM5和第二选择管BM6的栅氧化层厚度均相同。

6.如权利要求1所述的基于标准工艺的低功耗低擦写电压的非易失性存储器，其特征在于：所述存储单元中的第一增压管AM1、第二增压管AM2、控制管BM1、隧穿管BM2、第一读取管、第一充电管AM3、第二充电管AM4、第二读取管BM4、第一选择管BM5和第二选择管BM6均为单层多晶硅栅结构。

7.如权利要求1所述的基于标准工艺的低功耗低擦写电压的非易失性存储器，其特征在于：所述存储单元中的端口BL1、第七端口P7、端口BL2由于电容的耦合作用，将耦合之后的电势叠加形成浮栅FG上的电势。