[发明专利]基于标准工艺的低功耗低擦写电压的非易失性存储器

说明书

技术领域

本发明属于微电子技术领域，涉及半导体集成电路的存储技术，具体涉及一种基于标准工艺的低功耗低擦写电压的非易失性存储器。

背景技术

许多的集成电子器件需要一定量的非易失性存储器。通常非易失性的存储器用作芯片外部的独立存储体或者用作标签芯片中的存储体，主要是在芯片中在没有电源供电的情况下长时间存储一些控制程序、处理指令或者物品的相关信息等等。

目前几种通常使用的非挥发性存储器主要有可擦除可编程只读存储器EPROM、电可擦除可编程只读存储器EEPROM和快闪存储器Flash Memory。另外还有铁电存储器FeRAM、磁性随机存储器MRAM和相变存储器OUM等近年来出现的新型的非易失性存储器，其研究都已经取得了可喜的进展。但是它们都不能与标准CMOS工艺兼容，通常所需的特殊工艺会增加更多的加工步骤和掩膜数量，造成成本的大幅增加，尤其所使用的非易失性存储器的容量不是太大时，比如使用在无源射频识别标签芯片中，成本本身就是一个很关键的限制因素。研究低成本、低功耗、高可靠性的非易失性存储器势在必行。

为了解决上面论述的几个问题，也有较多的方案提出了一种基于标准工艺的低功耗低擦写电压的非易失性存储器结构，避免了生产过程中附加的步骤和掩膜层数的增加，且与在CMOS工艺流程下实现的芯片的集成更加方便。但是它们采用的编程、擦除的原理多集中在热电子注入效应和FN(FN，Fowler-Nordheim)隧穿效应。但是应用热电子注入效应需要有相当高的电流，能耗太大，而FN隧穿效应则需要较高的电压、较大的面积，这些因素都会影响非易失性存储器的推广应用。

发明内容

本发明的目的是提供一种基于标准工艺的低功耗低擦写电压的非易失性存储器来解决上述已有技术存在的不足，它的编程和擦除操作均利用FN隧穿效应完成，解决功耗高的问题；使用伪差分的存储单元结构，输出差分信号，可靠性高，并且有助于配合使用差分结构的灵敏放大器，提高读取速度；编程和擦除过程只需要较低的电压(约为正常使用高压的一半)即可实现，因此可以简化高压产生电路。

本发明提供的技术方案如下：

一种基于标准工艺的低功耗低擦写电压的非易失性存储器,包括多个存储单元，每个存储单元由模块A和模块B组成。

模块A由第一增压管AM1、第二增压管AM2、第一充电管AM3、第二充电管AM4四个晶体管构成。其中第一增压管AM1和第二增压管AM2是被连接成的电容形式的器件，第一增压管的源极A04、漏极A05与第四N阱NW4相连构成第三端口P3；第二增压管AM2的源极A10、漏极A11与第五N阱NW5相连构成第六端口P6；第一充电管AM3的源极A02与第一增压管的栅极A06相连构成端口AL1，第一充电管AM3的栅极A03引出作为第二端口P2，第一充电管AM3的漏极A01引出作为第一端口P1；第二充电管AM4的源极A08与第二增压管的栅极A12相连构成端口AL2，第二充电管AM4的栅极A09引出作为第五端口P5，第二充电管AM4的漏极A07引出作为第四端口P4。

模块A中第一增压管AM1驻留在第四N阱NW4中，第二增压管AM2驻留在第五N阱中，第一充电管AM3与第二充电管AM4驻留在第一P阱PW1中，其中第一P阱PW1与地线GND相连。

模块B由控制管BM1、隧穿管BM2、第一读取管BM3、第二读取管BM4、第一选择管BM5和第二选择管BM6构成。其中控制管BM1与隧穿管BM2与模块A中的第一增压管AM1、第二增压管AM2类似，被连接成电容形式的器件。控制管BM1的源极B02、漏极B01、第一N阱NW1相连构成端口BL1；隧穿管BM2的源极B04、漏极B05、第二N阱NW2相连构成端口BL2；第一读取管BM3的源极B07与其所在的第三N阱NW3和第二读取管BM4的漏极B10相连后引出作为第七端口P7；控制管BM1的栅极B03、隧穿管BM2的栅极B06、第一读取管BM3的栅极B09、第二读取管BM4的栅极B12互连构成封闭的浮栅FG；第一选择管BM5的漏极B13与第一读取管BM3的漏极B08相连接，第二读取管BM4的源极与第二选择管BM6的漏极B16相连接，第一选择管BM5的栅极B15与第二选择管的栅极B18相连引出作为第八端口P8，第一选择管BM5的源极B14引出作为输出端口DO1，第二选择管BM6的源极B17引出作为输出端口DO0。端口BL1与端口AL1连接，端口BL2与端口AL2连接；模块A的作用是实现自增压，利用中压(5V左右)产生高压(10V左右)；模块B的作用是实现数据的存储、读写。