[发明专利]隧穿场效应晶体管及其制造方法

说明书

技术领域

本发明涉及半导体器件领域，特别涉及一种隧穿场效应晶体管及其制 造方法。

背景技术

随着器件尺寸的不断缩小，单位面积芯片上的器件数目越来越多，这 会导致动态功耗的增加，同时，器件尺寸的不断缩小必然引起漏电流的增 加，进而引起静态功耗的增加。对于传统的金属氧化物场效应晶体管 (MOSFET)器件，受载流子波尔兹曼热分布限制，MOSFET器件的亚阈 值摆幅(SS)必须大于60mV/decade，这严重影响了在相应的栅电压下的 开关速率，导致漏电流随着电源电压的降低呈指数增长，从而静态功耗指 数呈指数增长。

隧穿场效应晶体管(TFET，TunnelingFieldEffectTransistor)，其工 作原理是带带隧穿机制，从工作原理上来看，由于TFET的开启电流与温 度没有指数依赖关系，因此亚阈值电流不受载流子热分布的限制，其SS可 以实现小于60meV/dec，为降低功耗、减小器件关断电流，提供一种途径。

然而，受隧穿几率的限制，传统的TFET隧穿电流较小，同时，由于 TFET的源端与漏端的掺杂类型相反，因此传统的MOSFET自对准工艺不 再适用，致使平面TFET在减小器件特征尺寸方面有一些劣势。

发明内容

本发明的目的旨在解决上述技术缺陷，提供一种隧穿场效应晶体管及 其制造方法。

本发明提供了一种隧穿场效应晶体管，包括：

衬底；

衬底上的具有第一掺杂类型的漏区；

漏区之上的沟道区；

沟道区之上的具有第二掺杂类型的源区；

衬底之上、与漏区侧壁相接的漏区连接区；

所述源区、漏区及沟道区的侧壁上的栅介质层；

栅介质层侧壁上的栅电极；

栅电极与漏区连接区之间的绝缘层。

可选的，所述源区相对沟道区为异质半导体层。

可选的，所述栅介质层为具有铁电属性的材料。

可选的，所述具有铁电属性的材料为具有铁电属性的HfO2基铁电材 料。

可选的，所述漏区连接区为漏区的延伸区，所述漏区延伸区由漏区延 伸至半导体层两侧的衬底中。

此外，本发明还提供了一种隧穿场效应晶体管的形成方法，包括步骤：

S1，提供衬底；

S2，在所述衬底上形成具有第一掺杂类型的漏区，在漏区之上形成沟 道区，在沟道区之上形成具有第二掺杂类型的源区，以及在衬底上形成与 漏区侧壁相接的漏区连接区；

S3，在漏区连接区上形成隔离层；

S4，在所述源区、漏区及沟道区的侧壁上形成栅介质层，在所述栅介 质层侧壁上形成栅电极。

可选的，步骤S2具体包括：

在衬底中进行第一掺杂类型的掺杂的漏极层；

在衬底上形成沟道层；

在沟道层上形成具有第二掺杂类型的源极层；

进行刻蚀，直至部分厚度的漏极层，以形成源极区、沟道区、漏极区 以及漏区连接区，漏区连接区为漏区的延伸区。

可选的，在沟道层上形成具有第二掺杂类型的源极层的步骤具体包括： 在沟道层上外延形成与沟道层异质的、具有第二掺杂类型的源极层。

可选的，所述栅介质层为具有铁电属性的材料。

可选的，所述具有铁电属性的材料为具有铁电属性的HfO2基铁电材 料。

本发明实施例提供的隧穿场效应晶体管及其制造方法，源区和漏区在 衬底的垂直方向上形成，构成了垂直结构的隧穿场效应晶体管，其具有更 小的器件尺寸，以满足器件尺寸不断减小的要求，提高集成度。

进一步的，栅介质层采用具有铁电属性的薄膜材料，采用铁电栅介质 的表面电势放大作用实现导通电流的提高，源区采用异质半导体层有助于 减小带隙提高隧穿几率，从而提高导通电流。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描 述中将变得明显和容易理解，其中：

图1-图8示出了根据本发明实施例的隧穿场效应晶体管的各个形成阶 段的示意图；

图9示出了根据本发明实施例的隧穿场效应晶体管的制造方法的流程 图。

具体实施方式