[发明专利]具有静电保护结构的功率器件及其制作方法在审
申请号: | 201410590514.7 | 申请日: | 2014-10-29 |
公开(公告)号: | CN104300000A | 公开(公告)日: | 2015-01-21 |
发明(设计)人: | 赵喜高 | 申请(专利权)人: | 深圳市可易亚半导体科技有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/06;H01L21/336 |
代理公司: | 深圳市合道英联专利事务所(普通合伙) 44309 | 代理人: | 廉红果 |
地址: | 518000 广东省深*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 具有 静电 保护 结构 功率 器件 及其 制作方法 | ||
1.一种具有静电保护结构的功率器件,其特征在于,包括:漂移层,形成于所述漂移层下方的漏区,形成于所述漏区下方的漏极,形成于所述漂移层中的P-掺杂区,形成于所述漂移层中的第一N+掺杂区,形成于所述漂移层中的P+掺杂区,形成于所述漂移层上的第一绝缘膜,形成于所述漂移层、第一P-掺杂区与第一N+掺杂区上的第二绝缘膜,形成于所述第一、第二绝缘膜上的多晶硅层,形成于所述第二绝缘膜上的栅极,形成于所述第一绝缘膜上的静电保护层,形成于所述栅极、第一N+掺杂区、多晶硅层及静电保护层上的第三绝缘膜,形成于所述P+掺杂区与第一N+掺杂区上的源极,形成于所述多晶硅层上的静电电极,以及形成于所述源极、第三绝缘层及静电电极上的导线层;所述静电保护层包括数个第二P-掺杂区以及数个第二N+掺杂区,所述数个第二P-掺杂区与数个第二N+掺杂区相间排列。
2.根据权利要求1所述的具有静电保护结构的功率器件,其特征在于,所述静电保护层是由多晶硅层分别经过P+掺杂工艺以及N+掺杂工艺形成。
3.根据权利要求1所述的具有静电保护结构的功率器件,其特征在于,所述静电保护层包括四个第二N+掺杂区与三个第二P-掺杂区,所述四个第二N+掺杂区与三个第二P-掺杂区相间排列。
4.根据权利要求1所述的具有静电保护结构的功率器件,其特征在于,所述第一绝缘膜的厚度大于所述第二绝缘膜的厚度。
5.根据权利要求1所述的具有静电保护结构的功率器件,其特征在于,所述第一绝缘膜的材质为二氧化硅、氮氧化硅或氧化铪,所述第二绝缘膜的材质为二氧化硅、氮氧化硅或氧化铪,所述第三绝缘层的材质为磷硅酸盐玻璃、氟掺杂的硅酸盐玻璃或硼磷硅玻璃,所述漂移层为N型漂移层,所述漂移层包括第一漂移层以及形成于所述第一漂移层上的第二漂移层。
6.一种具有静电保护结构的功率器件的制作方法,其特征在于,包括以下步骤:
步骤101、形成一漂移层;
步骤102、在所述漂移层上形成第一绝缘膜与第二绝缘膜,并在所述第一与第二绝缘膜上形成多晶硅层与栅极;
步骤103、进行P-掺杂工艺,在所述漂移层中形成第一P-掺杂区,同时在多晶硅层中形成数个第二P-掺杂区;
步骤104、进行P+掺杂工艺,在所述漂移层中形成P+掺杂区;
步骤105、进行N+掺杂工艺,在所述漂移层中形成第一N+掺杂区,同时在所述多晶硅层中形成数个第二N+掺杂区,所述数个第二P-掺杂区与所述数个N+掺杂区相间排列;
步骤106、在所述栅极、第一N+掺杂区、多晶硅层、数个第二P-掺杂区以及数个第二N+掺杂区上形成第三绝缘膜;
步骤107、在所述P+掺杂区与第一N+掺杂区上形成源极,在所述多晶硅层上形成静电电极,在所述源极、第三绝缘膜以及静电电极上形成导线层。
7.根据权利要求1所述的具有静电保护结构的功率器件的制作方法,其特征在于,还包括在步骤107之后的步骤108:在所述漂移层底部进行N-掺杂工艺,形成漏区,并在所述漏区上沉积形成漏极。
8.根据权利要求1所述的具有静电保护结构的功率器件的制作方法,其特征在于,
所述步骤103为在所述多晶硅层与栅极上沉积形成第一保护层,并对所述第一保护层进行蚀刻工艺,形成第一掺杂区域与第二掺杂区域,之后进行P-掺杂工艺,在所述第一掺杂区域形成第一P-掺杂区,同时在所述第二掺杂区域形成数个第二P-掺杂区;
所述步骤104为在所述多晶硅层、第一P-掺杂区、栅极以及数个第二P-掺杂区上沉积形成第二保护层,并对所述第二保护层进行蚀刻工艺,形成第三掺杂区域,之后进行P+掺杂工艺,在所述第三掺杂区域形成P+掺杂区;
步骤105为在所述多晶硅层、第一P-掺杂区、P+掺杂区、栅极以及数个第二P-掺杂区上沉积形成第三保护层,并对所述第三保护层进行蚀刻工艺,形成第四掺杂区域与第五掺杂区域,之后进行N+掺杂工艺,在所述第四掺杂区域形成第一N+掺杂区,同时在所述第五掺杂区域形成数个第二N+掺杂区,之后去除第三保护层,所述数个第二P-掺杂区域所述数个N+掺杂区相间排列;
步骤106为在所述栅极、第一N+掺杂区、多晶硅层、数个第二P-掺杂区以及数个第二N+掺杂区上沉积形成第三绝缘膜,并对第三绝缘膜进行蚀刻工艺。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市可易亚半导体科技有限公司,未经深圳市可易亚半导体科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410590514.7/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类