[发明专利]具有静电保护结构的功率器件及其制作方法

说明书

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种具有静电保护结构的功率器件及其制作方法。

背景技术

导电性介于导体和绝缘体之间的物质即为半导体，利用半导体材料制作而成的电子器件因其具有特殊的导电特性，从而广泛应用于消费电子、计算机及其外设、通信、电源电器等领域。功率器件是一种由半导体材料制作而成的电子器件，它主要应用于电路中作为功率处理的器件，如图1所示，其为现有功率器件的结构示意图。

通常在集成电路上，会使用二极管限幅器（Diode Limiter），以及采用旁路来释放静电的方式来进行静电（ESD）保护。而功率器件是一个分离器件，若要进行静电保护就要在封装结构内部单独添加二极管或在控制集成电路上内置静电安全电路，以实现静电保护的目的，但，这样就会使得电源模组无法最小化，并且还会增加布线（Wiring）以及一些寄生参数，难于实现高效的电源模组。

因此，现有技术存在缺陷，需要改进。

发明内容

本发明的目的在于提供一种具有静电保护结构的功率器件，其内部设有静电保护层—齐纳二极管结构，无须再另外设置静电保护结构，提高电源模组的空间效率，同时减少布线数量以及一些寄生参数，实现高效功率器件。

本发明的另一目的在于提供一种具有静电保护结构的功率器件制作方法，制作工艺简单，与现有的功率器件制作工艺相比，无需追加工艺流程，不会增加成产成本，利用该方法可以得到高效的功率器件，并且空间效率好。

本发明的技术方案如下：本发明提供一种具有静电保护结构的功率器件，包括：漂移层，形成于所述漂移层下方的漏区，形成于所述漏区下方的漏极，形成于所述漂移层中的P-掺杂区，形成于所述漂移层中的第一N+掺杂区，形成于所述漂移层中的P+掺杂区，形成于所述漂移层上的第一绝缘膜，形成于所述漂移层、第一P-掺杂区与第一N+掺杂区上的第二绝缘膜，形成于所述第一、第二绝缘膜上的多晶硅层，形成于所述第二绝缘膜上的栅极，形成于所述第一绝缘膜上的静电保护层，形成于所述栅极、第一N+掺杂区、多晶硅层及静电保护层上的第三绝缘膜，形成于所述P+掺杂区与第一N+掺杂区上的源极，形成于所述多晶硅层上的静电电极，以及形成于所述源极、第三绝缘层及静电电极上的导线层；所述静电保护层包括数个第二P-掺杂区以及数个第二N+掺杂区，所述数个第二P-掺杂区与数个第二N+掺杂区相间排列。

所述静电保护层是由多晶硅层分别经过P+掺杂工艺以及N+掺杂工艺形成。

所述静电保护层包括四个第二N+掺杂区与三个第二P-掺杂区，所述四个第二N+掺杂区与三个第二P-掺杂区相间排列。

所述第一绝缘膜的厚度大于所述第二绝缘膜的厚度。

所述第一绝缘膜的材质为二氧化硅、氮氧化硅或氧化铪，所述第二绝缘膜的材质为二氧化硅、氮氧化硅或氧化铪，所述第三绝缘层的材质为磷硅酸盐玻璃、氟掺杂的硅酸盐玻璃或硼磷硅玻璃，所述漂移层为N型漂移层，所述漂移层包括第一漂移层以及形成于所述第一漂移层上的第二漂移层。

本发明还提供一种具有静电保护结构的功率器件的制作方法，包括以下步骤：

步骤101、形成一漂移层；

步骤102、在所述漂移层上形成第一绝缘膜与第二绝缘膜，并在所述第一与第二绝缘膜上形成多晶硅层与栅极；

步骤103、进行P-掺杂工艺，在所述漂移层中形成第一P-掺杂区，同时在多晶硅层中形成数个第二P-掺杂区；

步骤104、进行P+掺杂工艺，在所述漂移层中形成P+掺杂区；

步骤105、进行N+掺杂工艺，在所述漂移层中形成第一N+掺杂区，同时在所述多晶硅层中形成数个第二N+掺杂区，所述数个第二P-掺杂区与所述数个N+掺杂区相间排列；

步骤106、在所述栅极、第一N+掺杂区、多晶硅层、数个第二P-掺杂区以及数个第二N+掺杂区上形成第三绝缘膜；

步骤107、在所述P+掺杂区与第一N+掺杂区上形成源极，在所述多晶硅层上形成静电电极，在所述源极、第三绝缘膜以及静电电极上形成导线层。

所述具有ESD保护结构的功率器件的制作方法还包括在步骤107之后的步骤108：在所述漂移层底部进行N-掺杂工艺，形成漏区，并在所述漏区上沉积形成漏极。

所述步骤103为在所述多晶硅层与栅极上沉积形成第一保护层，并对所述第一保护层进行蚀刻工艺，形成第一掺杂区域与第二掺杂区域，之后进行P-掺杂工艺，在所述第一掺杂区域形成第一P-掺杂区，同时在所述第二掺杂区域形成数个第二P-掺杂区；