[发明专利]一种用于平坦化浅沟槽隔离结构的方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种用于平坦化浅沟槽隔离 结构的方法。

背景技术

完整的电路是由分离的器件通过特定的电学通路连接起来的，在集成电 路制造工艺中必须把器件隔离开，隔离不好会造成漏电、闩锁效应等。现有 的隔离工艺通常包括局部硅氧化(LOCOS)工艺和浅沟槽隔离(STI)工艺。 LOCOS工艺操作简单，在微米及亚微米工艺中得到了广泛应用，但LOCOS 工艺具有一系列缺点，诸如鸟嘴问题以及场氧减薄效应等。STI工艺克服了 LOCOS工艺的局限性，其具有优异的隔离性能、超强的闩锁保护能力、平坦 的表面形状、对沟槽没有侵蚀且与化学机械抛光(CMP)技术兼容。因此， 在0.25μm及以下的工艺，都采用STI工艺作为器件之间隔离的主要技术。 STI工艺的主要步骤包括在衬底上刻蚀浅沟槽、进行二氧化硅沉积以及用 CMP技术进行表面平坦化。

在STI平坦化过程中，STI微划痕是一种常见的缺陷，也是目前排名第 一的良率致命缺陷。要改善良率，使缺陷密度(D0)达到世界先进水平，必 须对STI微划痕进行改善。

STI微划痕的来源主要来自STICMP采用的研磨液的结晶、机台自身的 颗粒源以及晶圆本身带来的颗粒源。现有的改善方法主要针对机台端进行， 如缩短研磨垫(pad)/研磨垫整理器(conditiondisk)/管路的更换周期、定期 冲洗研磨液等。这种方法随着部件寿命的增长，效果会变差并且不稳定，无 法对划痕进行明显的改善。此外，这种方法对于晶圆本身带来的颗粒源，无 法进行有效彻底的改善。在STICMP之前，对晶背进行缺陷扫描，可以发现 大量的颗粒源。通过分析发现这些颗粒源是氧化物。由于现有方法没有针对 晶圆本身的颗粒源进行改善，因此其会在后续的CMP过程中造成大量微划痕 的形成。

发明内容

针对现有技术的不足，本发明提供了一种用于平坦化STI结构的方法， 包括：提供晶圆，其中所述晶圆包括半导体衬底和在所述半导体衬底中形成 的沟槽，所述半导体衬底上形成有硬掩膜层，并且所述硬掩膜层上和所述沟 槽内形成有介电层；研磨所述介电层的一部分；对所述晶圆执行第一清洗步 骤；以及研磨剩余的介电层和所述硬掩膜层的至少一部分。

可选地，所述第一清洗步骤包括：采用氨水结合超声波清洗所述晶圆； 采用氢氟酸清洗所述晶圆；以及采用去离子水清洗所述晶圆并将其烘干。

可选地，在第一压盘上研磨所述介电层的一部分。

可选地，在第二压盘上研磨剩余的介电层和所述硬掩膜层的至少一部分。

可选地，所述方法进一步包括：在研磨剩余的介电层和所述硬掩膜层的 至少一部分之后，研磨所述晶圆的表面以去除所述晶圆上的研磨残留物。

可选地，在第三压盘上研磨所述晶圆的表面。

可选地，所述方法进一步包括：在研磨所述晶圆的表面之后，对所述晶 圆执行第二清洗步骤。

可选地，所述第二清洗步骤包括：采用氨水结合超声波清洗所述晶圆； 采用氢氟酸清洗所述晶圆；以及采用去离子水清洗所述晶圆并将其烘干。

可选地，在所述半导体衬底和所述硬掩膜层之间形成有缓冲氧化层。

根据本发明另一方面，还提供了一种用于平坦化STI结构的方法，包括： 提供晶圆，其中所述晶圆包括半导体衬底和在所述半导体衬底中形成的沟槽， 所述半导体衬底上形成有硬掩膜层，并且所述硬掩膜层上和所述沟槽内形成 有介电层；对所述晶圆执行第一清洗步骤；以及研磨所述介电层和所述硬掩 膜层的至少一部分。

可选地，所述第一清洗步骤包括：采用氨水结合超声波清洗所述晶圆； 采用氢氟酸清洗所述晶圆；以及采用去离子水清洗所述晶圆并将其烘干。

可选地，研磨所述介电层和所述硬掩膜层的至少一部分包括：在第一压 盘上研磨所述介电层的一部分；在第二压盘上研磨剩余的介电层和所述硬掩 膜层的所述至少一部分。

可选地，所述方法进一步包括：在研磨所述介电层和所述硬掩膜层的至 少一部分之后，研磨所述晶圆的表面以去除所述晶圆上的研磨残留物。

可选地，在第三压盘上研磨所述晶圆的表面。

可选地，所述方法进一步包括：在研磨所述晶圆的表面之后，对所述晶 圆执行第二清洗步骤。