[发明专利]具有嵌入式ROM的SRAM

说明书

具有嵌入式ROM的SRAM。集成电路包括第一和第二存储单元，其包括分别具有耦合于相应第一和第二阱偏置电压的体结的第一上拉晶体管。第一和第二上拉晶体管的漏极分别耦合于第一真实位线和第一互补位线。第二存储单元包括第一和第二上拉晶体管，每个第一和第二上拉晶体管具有分别耦合于第二和第一阱偏置电压的体结。所述第一和第二上拉晶体管的漏极分别耦合于第二真实位线和第二互补位线。在只读存储器(ROM)模式期间，所述第一阱偏置电压低于所述第二阱偏置电压，并且在静态随机存取存储器(SRAM)模式期间，所述第一阱偏置电压等于所述第二阱偏置电压。

技术领域

本发明一般地涉及半导体装置，更具体地说，涉及具有嵌入式只读存储器(ROM)的静态随机存取存储器(SRAM)。

背景技术

处理系统可以包括一种或多种类型的存储模块，例如静态随机存取存储器(SRAM)和只读存储器(ROM)以及处理器、外围电路和总线。这些组件可以在同一集成电路芯片上或在两个或更多个不同的芯片上被实现。如果存储模块和处理组件在相同的IC芯片上，那么存储模块和处理组件通常通过使用在IC芯片上需要专用区域的每个装置的独立电路被实现。如果组件在两个或更多个不同的芯片上被实现，那么每个芯片需要在使用组件的装置上的空间。随着不断降低装置尺寸的需求，需要有效地使用可用空间。

发明内容

在一些实施例中，提供了可以包括包含第一存储单元(302)的存储单元阵列(108)的集成电路(100)。第一存储单元包括第一和第二传输晶体管(320、310)，其包括连接到字线的栅极、第一反相器和第二反相器。第一反相器包括第一上拉晶体管(314)，其包括连接到第一电压源(VDD)的源极和连接到第一阱偏置电压(VDD_nwell_1)的体结。第一反相器的输出端通过第一传输晶体管(320)耦合于第一互补位线(BLB_1)。第二反相器包括第一上拉晶体管(312)，其包括连接到第一电压电源(VDD)的源极和连接到第二阱偏置电压(VDD_nwell_2)的体结，当只读存储器(ROM)使能信号被设置为第一状态时，第一阱偏置电压大于第二阱偏置电压。第二反相器的输出通过第二传输晶体管(310)耦合于第一真实位线(BL_1)。

在另一方面，所述集成电路还可以包括位于存储阵列中的第二存储单元(304)。第二存储单元包括第一和第二传输晶体管(322、332)，其包括连接到字线的栅极、第一反相器和第二反相器。第一反相器包括第一上拉晶体管(324)，其包括连接到第一电压电源(VDD)的源极和连接到第一阱偏置电压(VDD_nwell_1)的体结。第一反相器的输出通过第一传输晶体管(322)耦合于第二真实位线(BL_2)。第二反相器包括第二上拉晶体管(326)，其包括连接到第一电压电源(VDD)的源极和连接到第二阱偏置电压(VDD_nwell_2)的体结。第二反相器的输出通过第二传输晶体管(332)耦合于第二互补位线(BLB_2)。

在另一方面，所述集成电路还可以包括被配置为向存储阵列提供ROM使能信号的存储控制器(110)。

在另一方面，当ROM使能信号处于第二状态时，第二阱偏置电压等于第一阱偏置电压并且第一和第二存储单元在静态随机存取存储器(SRAM)模式下操作。

在另一方面，集成电路还可以包括耦合于存储模块的处理器(102)。

在另一方面，集成电路还可以包括耦合于接地电压(VSUB)的第一和第二传输晶体管的体结。

在另一方面，第一存储单元还可以包括耦合于第一和第二反相器的上拉晶体管的下拉晶体管(316、318)。下拉晶体管的体结耦合于第一接地(VSUB)并且下拉晶体管的源极耦合于第二接地(VSSA)。

在另一方面，第二存储单元还可以包括耦合于第一和第二反相器的上拉晶体管的下拉晶体管(328、330)。下拉晶体管的体结耦合于第一接地(VSUB)并且下拉晶体管的源极耦合于第二接地(VSSA)。