[发明专利]衬底结构、CMOS器件和制造CMOS器件的方法

说明书

本发明公开了一种衬底结构、包括该衬底结构的互补金属氧化物半导体CMOS器件和制造该CMOS器件的方法，其中衬底结构包括：衬底；位于衬底上的由包括硼B和/或磷P的材料形成的至少一个晶种层；以及位于晶种层上的缓冲层。该衬底结构可减小缓冲层的厚度，并且还提高了形成有该衬底结构的半导体器件的性能特征。

相关申请的交叉引用

本申请要求于2013年10月31日在韩国知识产权局提交的韩国专利申请No.10-2013-0131507的优先权，该申请的公开以引用方式全文并入本文中。

技术领域

本发明构思涉及一种衬底结构、包括该衬底结构的互补金属氧化物半导体(CMOS)器件以及制造该CMOS器件的方法。

背景技术

已积极地进行研究以研发诸如利用周期表III-V族半导体材料的器件的化合物半导体。由于III-V族化合物半导体材料的电子迁移率等于或大于硅(Si)的电子迁移率的约10倍至1,000倍，因此在CMOS器件中使用III-V族化合物半导体材料以形成高速沟道或高效太阳能电池。

诸如InP、GaAs、GaSb或InSb衬底的III-V族衬底广泛用于在其上生长III-V族半导体材料。然而，与Si衬底相比，这种衬底是昂贵的，且在处理期间容易破损，并且难以大面积地制造这种衬底。例如，这种衬底的最大市售尺寸为约6英寸。因此，研发利用Si衬底而非III-V族衬底的半导体器件。

此外，近来，对用于实现基于硅的光子集成电路的技术的关注增加；并且，随之对利用III-V族化合物半导体材料在Si衬底上形成器件的技术的需求增加，所述器件诸如光源(例如，发光二极管(LED)和激光二极管(LD))和用于高速器件的晶体管。如果III-V族化合物半导体集成在大面积Si衬底上，则可使用用于制造硅的现有技术的处理，并且可降低成本。

然而，由于III-V族化合物半导体材料与Si衬底之间的晶格常数差异和热膨胀系数差异导致存在各种缺陷，因此这种器件的应用受到限制。例如，如果生长其晶格常数小于衬底晶格常数的半导体薄膜，则会通过压应力导致位错；而，如果生长其晶格常数大于衬底晶格常数的半导体薄膜，则会通过张应力导致开裂。

此外，已研发了在Si衬底上生长锗(Ge)的技术，以形成p型金属氧化物半导体(MOS)器件。由于锗(Ge)具有高度的空穴迁移率和小的能带隙，因此锗(Ge)的使用可降低功耗。然而，对于锗(Ge)在这种应用中的实际使用，会需要可用于批量生产的高质量锗(Ge)晶体生长方法。

发明内容

根据本发明构思的一方面，提供了一种能够减小缓冲层的厚度的衬底结构。

根据本发明构思的另一方面，提供了一种互补金属氧化物半导体(CMOS)器件，该CMOS器件包括设置在单个衬底上的n型晶体管层和p型晶体管层。

根据本发明构思的另一方面，提供了一种制造在单个衬底上包括n型晶体管层和p型晶体管层的CMOS器件的方法。

本发明构思的实施例提供了一种衬底结构，该衬底结构包括：衬底；至少一个晶种层，其设置在衬底上并且由包括硼(B)或磷(P)的材料形成；以及位于晶种层上的至少一个缓冲层。

晶种层可具有包括硼(B)、BGe、BSiGe、P、PGe、PSiGe、B:Ge、B:SiGe、P:Ge或P:SiGe的至少一层。符号“X:Y”在本申请中用于指示一种掺杂的材料，其主要包括物质“Y”，掺杂有相对少量的物质“X”。因此，例如，符号B:Ge是指掺杂有硼的锗，这是一种与物质BGe相比可具有一定程度的不同的化学性质和/或结构的材料。

缓冲层可具有包括锗(Ge)、SiGe或GeSn的至少一层。

衬底可为基于硅的衬底。

衬底可为硅衬底。