[发明专利]一种基于LEON3软核的单FPGA数字控制器

说明书

技术领域

本发明属于数字信号处理技术领域，具体涉及一种基于LEON3软核的单FPGA数字控制器。

背景技术

数字控制器的性能通常由A/D转换过程的延时、计算延时、信号调制延时、传输延时、数字化过程中的有限位精度等因素决定。基于DSP的数字控制器，串行计算处理能力强，但接口不灵活、并行处理能力不足，影响了控制效果。FPGA的数据吞吐量大，I/O等资源丰富、并行计算能力灵活，能提供最小的计算延时，并提供比标准DSP更高的数字化精度。基于DSP+FPGA的数字控制器，解决了数据并行处理和外围接口问题，但也带来了传输延时增加、控制器体积和功耗增大的问题。

如果将数字控制器需要的A/D转换控制、计算处理、PWM生成逻辑等模块集中在一个FPGA芯片上，就可以减小系统总的输入输出延时，并使系统集成度提高，功耗相应降低。但是，如果数字控制器的全部功能均以硬件描述语言的方式实现，虽然可以达到很高的运算速度，然而不利于系统控制参数的调整和控制方法的改变，降低了数字控制器的灵活性。

发明内容

本发明需要解决的技术问题为：现有的全部功能均以硬件描述语言方式实现的数字控制器灵活性低。

本发明的技术方案如下所述：

一种基于LEON3软核的单FPGA数字控制器，包括：用VHDL硬件描述语言实现的LEON3处理器、串口通讯模块两个、AHB总线控制器、存储控制器、AHB/APB桥接器、浮点处理器和AHB总线，所述LEON3处理器、串口通讯模块、AHB总线控制器、存储控制器、AHB/APB桥接器和浮点处理器均与AHB总线连接；

还包括用VHDL硬件描述语言实现的A/D同步采样控制模块、PWM输出模块、直接计算模块和APB总线；所述AHB/APB桥接器、A/D同步采样控制模块、PWM输出模块和直接计算模块均与APB总线连接；

所述LEON3处理器内下载运行有主控算法程序和监控程序。

优选的，所述A/D同步采样控制模块用于控制A/D转换芯片进行数据采样，并读取采样结果；所述PWM输出模块将处理器计算出的控制结果转化为PWM波形用以输出；所述直接计算模块读取可直接跟FPGA进行数据交换的传感器所输出的数据，并将此数据发送至LEON3处理器。

优选的，所述所述LEON3处理器1的配置为：LEON3处理器单元个，寄存器窗口个，硬件乘法/除法器为周期，保留乘加指令，不保留硬件断点，指令缓存为4KB，数据缓存为4KB，串口调试不开启缓存，LEON2内存管理器只保留32位PROM管理，AHBRAM为64KB，UART接口为4byteFIFOAPBUART，32为可编程定时器2个，通用IO为8位GRGPIO。

本发明的有益效果为：

1)本发明采用基于LEON3处理器软核的FPGA数字控制器，主程序、监控程序等以软件形式运行在处理器软核上，软件调试灵活方便；数字滤波、浮点计算、通讯接口等以VHDL硬件描述语言实现，运算效率高，数据处理同步性好。

2)本发明将数字控制器集成在一个FPGA芯片上，将控制过程中数据采样、计算到输出的延时大大降低。

附图说明

图1为本发明的FPGA控制器组成原理框图；

其中，1-LEON3处理器，2-串口通讯模块，3-AHB总线控制器，4-存储控制器，5-AHB/APB桥接器，6-浮点处理器，7-AHB总线，8-A/D同步采样控制模块，9-PWM输出模块，10直接计算模块,11-APB总线。

具体实施方式

一种基于LEON3软核的单FPGA数字控制器，如图1所示，包括：用VHDL硬件描述语言实现的LEON3处理器1、串口通讯模块2两个、AHB总线控制器3、存储控制器4、AHB/APB桥接器5、浮点处理器6、AHB总线7、A/D同步采样控制模块8、PWM输出模块9、直接计算模块10和APB总线11。所述LEON3处理器1、串口通讯模块2两个、AHB总线控制器3、存储控制器4、AHB/APB桥接器5和浮点处理器6均与AHB总线7连接，所述AHB/APB桥接器5、A/D同步采样控制模块8、PWM输出模块9和直接计算模块10均与APB总线11连接。

所述A/D同步采样控制模块8用于控制A/D转换芯片进行数据采样，并读取采样结果。

所述PWM输出模块9将处理器计算出的控制结果转化为PWM波形用以输出。