[发明专利]集成电路制造方法

说明书

技术领域

本发明涉及集成电路的制造领域，特别是涉及一种集成电路制造方法。

背景技术

高压直流电电压范围是110伏～400伏之间，而一次侧电源管理芯片的电源 电压一般不超过40伏。因此，高压直流电电压无法直接对一次侧电源管理芯片 进行供电，需要额外的高压元器件(如高压电阻或电容)对高压直流电电压进 行降压处理。

现有的降压方法有三种：第一种是在芯片外围的电路版上配置400伏以上 的分立高压电阻或者分立电容元件；第二种是采用多芯片封装技术，将400伏 以上的分立高压电阻或者分立电容元件与中低压集成电路封装在一个芯片里 面；第三种是采用400伏以上的复杂高压集成电路制造工艺。

上述方法都无法直接在通用的中低压集成电路中集成高压元器件来实现降 压处理，存在工艺复杂，成本高的缺点。

发明内容

基于此，有必要提供一种工艺简单、成本低的集成电路制造方法。

一种集成电路制造方法，包括：

提供半导体衬底，所述半导体衬底包括第一区域和第二区域；

在半导体衬底上形成氧化层；

在第二区域上覆盖光刻胶；

以光刻胶为掩膜去除第一区域的氧化层；

去除第二区域的光刻胶；

分别在第一区域形成第一集成电路、在第二区域的氧化层上形成电阻和电 容。

在其中一个实施例中，所述氧化层的厚度大于0.8微米。

在其中一个实施例中，分别在第一区域形成第一集成电路、在第二区域的 氧化层上形成电阻和电容的具体步骤包括：

在第一区域形成第一集成电路；

生成多晶层并对多晶层进行掺杂；

将掺杂后的多晶层进行光刻及腐蚀形成第二区域的电阻；

将所述多晶层作为一个极板，将所述半导体衬底作为另一个极板，形成第 二区域的电容。

一种集成电路制造方法，包括：

提供半导体衬底，所述半导体衬底包括第一区域和第二区域；

在半导体衬底上依次形成第一氧化层和氮化硅层；

在第二区域上覆盖光刻胶；

以光刻胶为掩膜去除第一区域的氮化硅层；

去除第二区域的光刻胶；

在第一区域形成第二氧化层；

去除第二区域的氮化硅层；

分别在第二区域形成第一集成电路、在第一区域的第二氧化层上形成电阻 和电容。

在其中一个实施例中，所述第一氧化层的厚度小于0.1微米，所述第二氧化 层的厚度大于0.8微米。

在其中一个实施例中，分别在第二区域形成第一集成电路、在第一区域的 第二氧化层上形成电阻和电容的步骤具体包括：

在第二区域形成第一集成电路；

生成多晶层并对多晶层进行掺杂；

将掺杂后的多晶层进行光刻及腐蚀形成第一区域的电阻；

将所述多晶层作为一个极板，将所述半导体衬底作为另一个极板，形成第 一区域的电容。

一种集成电路制造方法，包括：

提供半导体衬底，所述半导体衬底包括第一区域和第二区域；

在半导体衬底上形成绝缘介质层；

在第二区域上覆盖光刻胶；

以光刻胶为掩膜去除第一区域的绝缘介质层；

以光刻胶为掩模在第一区域形成沟槽；

去除第二区域的光刻胶；

在所述沟槽里填充绝缘介质层并去除所述半导体衬底以上的绝缘介质层；

分别在第二区域形成第一集成电路、在第一区域的绝缘介质层上形成电阻 和电容。

在其中一个实施例中，所述绝缘介质层的厚度大于0.8微米。

在其中一个实施例中，分别在第二区域形成第一集成电路、在第一区域的 绝缘介质层上形成电阻和电容的步骤具体包括：

在第二区域形成第一集成电路；

生成多晶层并对多晶层进行掺杂；

将掺杂后的多晶层进行光刻及腐蚀形成第一区域的电阻；

将所述多晶层作为一个极板，将所述半导体衬底作为另一个极板，形成第 一区域的电容。