[发明专利]一种FinFET器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件制造方法，具体地，涉及一种FinFET 制造方法。

技术背景

随着半导体器件的尺寸按比例缩小，出现了阈值电压随沟道长度减 小而下降的问题，也即，在半导体器件中产生了短沟道效应。为了应对 来自半导体涉及和制造方面的挑战，导致了鳍片场效应晶体管，即 FinFET的发展。

沟道穿通效应(Channelpunch-througheffect)是场效应晶体管的 源结与漏结的耗尽区相连通的一种现象。当沟道穿通，就使源/漏间的 势垒显著降低，则从源往沟道即注入大量载流子，并漂移通过源-漏间 的空间电荷区、形成一股很大的电流；此电流的大小将受到空间电荷的 限制，是所谓空间电荷限制电流。这种空间电荷限制电流是与栅压控制 的沟道电流相并联的，因此沟道穿通将使得通过器件的总电流大大增加； 并且在沟道穿通情况下,即使栅电压低于阈值电压，源-漏间也会有电流 通过。这种效应是在小尺寸场效应晶体管中有可能发生的一种效应，且 随着沟道宽度的进一步减小，其对器件特性的影响也越来越显著。

在FinFET中，通常采用对沟道下方的鳍片部分进行重掺杂来抑制 沟道穿通效应。目前通用的掺杂方法是离子注入形成所需重掺杂区，然 而，离子注入的深度难以精确控制，同时会对沟道表面造成损伤，为了 消除损伤，通常会在沟道表面形成一层薄氧化层，增加了工艺复杂度。 同时，杂质的分布难以控制，很难准确的在沟道底部形成超陡倒阱，而 是会在沟道中引入杂质和缺陷，影响器件的亚阈值特性。因此，亟需对 现有工艺进行改进，解决这一问题。

发明内容

本发明旨在提供一种FinFET器件及其制造方法，抑制穿通电流， 同时不影响器件的其他参数。

为解决该技术问题，本发明提供了一种FinFET器件制造方法，该 方法包括：

a.提供衬底,其上具有鳍片；

b.在所述鳍片两侧的衬底上形成第一浅沟槽隔离；

c.形成栅极结构覆盖所述鳍片的中部；

d.在所述栅极结构两侧的第一浅沟槽隔离上方形成第二浅沟槽隔 离；

e.在所述鳍片两端分别形成源区、漏区。

其中，在步骤c之前，还包括步骤f：在与第一浅沟槽隔离相邻的 鳍片中形成穿通阻挡层；形成所述穿通阻挡层的方法为侧向散射。

其中，所述第一浅沟槽隔离的厚度大于等于40nm。

其中，所述第二浅沟槽隔离的厚度为10～40nm。

其中，所述鳍片被栅极结构覆盖的区域形成器件的沟道区。

其中，在步骤c中，所述栅极结构可以为伪栅叠层。

相应的，本发明还提供了一种FinFET器件，包括：

衬底；

鳍片，位于所述衬底上方；

第一浅沟槽隔离，位于所述鳍片两侧的衬底上；

栅极结构，位于所述第一浅沟槽隔离上方，包裹所述鳍片；

第二浅沟槽隔离，位于所述栅极叠层两侧的第一浅沟槽隔离上方；

源区、漏区，分别位于栅极叠层两侧的鳍片两端。

其中，所述第一浅沟槽隔离的厚度大于等于40nm。

其中，所述第二浅沟槽隔离的厚度为10～40nm。

其中，所述鳍片被栅极结构覆盖的区域形成器件的沟道区。

本发明提供的FinFET器件，通过在栅极两侧的浅沟槽隔离结构上 方再形成一层浅沟槽隔离的方法，减小了源漏区的有效高度，使得源漏 诸如完成之后，形成的源漏PN结结深减小，PTSL发生的位置处于栅 控之下，能够很有效的抑制器件的穿通电流。与现有技术相比，本发明 不需要进行离子注入就可以很好的抑制PTSL，器件性能优越，且不增 加工艺复杂度。

附图说明

图1和图8示意性地示出形成根据本发明的制造半导体鳍片的方 法各阶段半导体结构的三维等角图。

图2、图3、图4、图5、图6和图7示意性地示出形成根据本发明 的制造半导体鳍片的方法各阶段半导体结构的剖面图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对 本发明的实施例作详细描述。