[发明专利]一种驱动电路结构

说明书

技术领域

本发明涉及模拟电源技术领域，具体为一种驱动电路结构。

背景技术

通常的驱动电路如图1所示，通过上拉偏执电流Ibiasp、下拉偏置电流Ibiasn对电容C1及驱动管N1、N2的栅端电容充放电产生一线性的电压，但在电源VDD加MOS管阈值电压以上的Gate电压变化时输出基本维持接近电源电压VDD的输出，后面的电压变化才会让输出OUT跟随线性变化，否则导致输出线性度较差。

发明内容

为了解决上述问题，本发明提供了一种驱动电路结构，其能够在软切换的过程中能较好地保持输出电压的线性度。

其技术方案是这样的：一种驱动电路结构，其包括上拉电流Ibiasp，所述上拉电流Ibiasp一端连接电压源VPP、另一端连接PMOS管P1的漏端，所述PMOS管P1的栅端连接电平转换器另一端连接第二NMOS管N2的栅端、反相器I1的输出端，所述反相器I1的输入端为驱动输入端IN，所述第二NMOS管N2的源端连接第一下拉电流Ibiasn1一端，所述第一下拉电流Ibiasn1另一端接地，所述第二NMOS管N2的漏端连接所述PMOS管P1的源端、电容C1一端、第一NMOS管N1的栅端，所述电容C1另一端接地，所述第一NMOS管N1的漏端连接电源VDD、源端为驱动输出端OUT，其特征在于，其还包括控制电路，所述控制电路包括栅端与源端相连的第五NMOS管N5，所述第五NMOS管N5的源端连接所述PMOS管P1的源端，所述第五NMOS管N5的漏端连接第三NMOS管N3的漏端、第四NMOS管N4的漏端，所述第四NMOS管N4的栅端与源端相连，所述第三NMOS管的栅端连接所述第二NMOS管的栅端、源端连接第二下拉电流Ibiasn2一端，所述第二下拉电流Ibiasn2另一端接地。

采用本发明的结构后，加入了控制电路后，第一NMOS管N1的栅端仅由正常软切换的第一下拉电流Ibiasn1来缓慢拉低，从而避免了在一高的VPP电压拉到VDD电源电压这个阶段输出较后续下拉阶段慢得多导致输出线性度差的现象。

附图说明

图1为现有技术电路示意图；

图2为本发明电路示意图。

具体实施方式

见图2所示，一种驱动电路结构，其包括上拉电流Ibiasp，上拉电流Ibiasp一端连接电压源VPP、另一端连接PMOS管P1的漏端，VPP为内部pump产生或外部提供高于电源电压VDD的一个逻辑电路正常工作电压的电压源，PMOS管P1的栅端连接电平转换器另一端连接第二NMOS管N2的栅端、反相器I1的输出端，反相器I1的输入端为驱动输入端IN，第二NMOS管N2的源端连接第一下拉电流Ibiasn1一端，第一下拉电流Ibiasn1另一端接地，第二NMOS管N2的漏端连接PMOS管P1的源端、电容C1一端、第一NMOS管N1的栅端，电容C1另一端接地，第一NMOS管N1的漏端连接电源VDD、源端为驱动输出端OUT，其还包括控制电路，控制电路包括栅端与源端相连的第五NMOS管N5，第五NMOS管N5的源端连接PMOS管P1的源端，第五NMOS管N5的漏端连接第三NMOS管N3的漏端、第四NMOS管N4的漏端，第四NMOS管N4的栅端与源端相连，第三NMOS管的栅端连接第二NMOS管的栅端、源端连接第二下拉电流Ibiasn2一端，第二下拉电流Ibiasn2另一端接地。

工作原理如下所述：当输入信号IN由高变低的瞬间，软切换下拉电路正常启动，此时快速下拉的电流支路也开始开启，在驱动管栅极电压高于电源VDD时拉栅极电流，使栅极电压快速下降，当栅极电压下降到VDD以下时下拉电流将VDD支路提供，驱动管的栅极仅由正常软切换的下拉电流支路来缓慢拉低，从而避免了在一高的VPP电压拉到VDD电源电压这个阶段输出较后续下拉阶段慢得多导致输出线性度差的现象。

当驱动输入端IN的输入信号由高变低的瞬间，由于反向器I1的作用，节点A处的电压由低到高，第二NMOS管N2、第三NMOS管N3导通，第一下拉电流Ibiasn1软切换下拉电路正常拉第一NMOS管N1，此时第二下拉电流Ibiasn2也开始开启，在第一NMOS管N1栅端电压高于电源VDD时，第五NMOS管N5导通，第四NMOS管N4截止，启动拉栅端电流，使栅端电压快速下降，当栅端电压下降到电源电压VDD以下时，第五NMOS管N5截止，第四NMOS管N4导通，第二下拉电流Ibiasn2将由第四NMOS管N4所在的VDD支路提供，第一NMOS管N1的栅端仅由正常软切换的第一下拉电流Ibiasn1来缓慢拉低，从而避免了在一高的VPP电压拉到VDD电源电压这个阶段输出较后续下拉阶段慢得多导致输出线性度差的现象。