[发明专利]一种集成退磁采样器件的HVMOS及退磁采样电路

说明书

本发明提供一种集成退磁采样器件的HVMOS，该HVMOS包括P衬底、N漂移区、N型掺杂漏极端、场氧化层、栅氧化层、P型阱源极端、场极板和栅极，场极板与漏极端通过两者之间的介质形成高压覆盖电容，本HVMOS提出的独立高压覆盖电容实现方式集成在HVMOS器件中不增加HVMOS器件面积，且该高压覆盖电容大小可调，该高压电容的使用不受到栅源电容、栅衬底电容的串联影响，不与传统高压漏栅电容并联，不受到漏栅之间密勒效应的影响，并且该高压覆盖电容可以作为退磁采样器件，减小HVMOS面积及芯片面积。

技术领域

本发明涉及集成电路设计领域，尤其涉及一种集成退磁采样器件的HVMOS。

背景技术

在LED驱动电路的设计中，为实现系统恒定电流输出如何检测外围系统电感类退磁结束信号成为当前LED驱动设计的关键之一。采样退磁信号到芯片的方法可分为两类：1、利用芯片外围的电阻分压网络将电感、变压器原边线圈的退磁信号采样到芯片反馈端口。2、利用芯片内部电容采样系统的退磁信号。第一类采样技术的缺点在于：（1）、系统外围需要辅助绕组及分压电阻，增加系统成本；（2）、芯片退磁信号反馈端口易受干扰。第二类采样常利用开关器件高压栅漏寄生电容进行采样，其缺点在于：（1）、开关器件的高压漏栅寄生电容，电容值比较小，且由于漏极电压升高会引入耗尽电容，使漏栅寄生电容与耗尽电容串联，从而等效的漏栅电容减小。为了增大电容值需要额外增加高压开关器件的面积，这种方式严重浪费芯片面积；（2）、该栅漏电容同时与栅源电容、栅衬底电容形成串联关系，在实际使用时栅漏电容受到影响不能作为一个独立高压电容使用。

发明内容

本发明提出一种高性能独立的高压覆盖电容的实现方式，它集成与HVMOS开关器件中。同时提出利用该高压覆盖电容进行退磁采样的电路。本发明解决了以下技术问题：（1）、提出的独立高压覆盖电容实现方式集成在HVMOS器件中不增加HVMOS器件面积，且该高压覆盖电容大小可调；（2）、该高压电容的使用不受到栅源电容、栅衬底电容的串联影响，不与传统高压漏栅电容并联，不受到漏栅之间密勒效应的影响；（3）、该高压覆盖电容可以作为退磁采样器件，本发明利用其进行的退磁采样电路设计可以节省系统外围辅助绕组和分压电阻，同时相对于传统采样电路也明显减小HVMOS面积及芯片面积。

为了实现上述目的，本发明是通过如下的技术方案来实现：一种集成退磁采样器件的HVMOS，包括：P衬底、N漂移区、N型掺杂漏极端、场氧化层、栅氧化层、P型阱源极端，场极板和栅极，场极板与漏极通过两者之间的介质形成有高压覆盖电容。

进一步地，所述场极板分为直条部分与弯头部分，直条部分栅极与场极板断开，使直条部分场极板不会覆盖到栅氧化层，弯头部分栅极与直条部分场极板栅极断开，且将直条部分场极板与弯头部分栅极相连，场极板由HVMOS直条部分场极板与弯头部分栅极共同组成。

进一步地，所述高压覆盖电容由直条部分高压覆盖电容与HVMOS弯头部分高压覆盖电容共同组成，也可以根据需要只选择其中一个高压覆盖电容作为退磁采样器件。

进一步地，所述场极板采用能够与漏极形成高压覆盖电容的材料制成。

进一步地，所述高压覆盖电容大小可通过调节场极板覆盖场氧的长宽、漂移区浓度、场氧厚度实现。

进一步地，还包括P衬底上加入了P型或N型的外延层。