[发明专利]用于低电源电压条件下的电压自举电荷泵电路

权利要求书

1.一种用于低电源电压条件下的电压自举电荷泵电路，其特征在于： 由多级电路级联组成，每一级电路包括一电压自举电路和一电荷泵单元； 由时钟驱动的所述电压自举电路在低电源电压下，将有效时钟电压升高到2 倍电源电压，用以作为实际的时钟电压供所述电荷泵单元使用。

2.如权利要求1所述的电荷泵电路，其特征在于：每级电荷泵单元使 用NMOS晶体管和PMOS晶体管串联结构。

3.如权利要求1所述的电荷泵电路，其特征在于：所述电压自举电路 由两条并行的通路组成，并行的两条通路的驱动时钟相位相差180度，并 且各自通路上的电容节点同时为对方提供栅电压，两条通路的电荷转移过 程交替进行，保证在任意的时钟半周期内均有充电电流提供给电荷泵单元 输出。

4.如权利要求3所述的电荷泵电路，其特征在于：所述电压自举电路 的一条通路由第一NMOS晶体管(MN0)、第二NMOS晶体管(MN1)，第一PMOS 晶体管(MP1)及第一电容(C0)和第二电容(C1)构成，另一条通路由第 三NMOS晶体管(MN2)、第四NMOS晶体管(MN3)，第二PMOS晶体管(MP2) 及第三电容(C2)和第四电容(C3)构成；

第一NMOS晶体管(MN0)的源极接电源电压Vdd；其漏极与第一电容(C0) 的一端和第一PMOS晶体管(MP1)的源极相连接，该连接的节点记为A；第 一电容(C0)的另一端记为CK0端；第二NMOS晶体管(MN1)的源极接地， 其漏极与第二电容(C1)的一端和第一PMOS晶体管(MP1)的漏极相连接； 第二电容(C1)的另一端记为CK0’端；第二NMOS晶体管(MN1)的栅极与 第一PMOS晶体管(MP1)的栅极相连接，记为CK1端；

第三NMOS晶体管(MN2)的源极接电源电压Vdd；其漏极与第三电容(C2) 的一端和第二PMOS晶体管(MP2)的源极相连接，该连接的节点记为C；第 三电容(C2)的另一端所述CK1端相连接；第四NMOS晶体管(MN3)的源 极接地，其漏极与第四电容(C3)的一端和第二PMOS晶体管(MP2)的漏 极相连接；第四电容(C3)的另一端记为CK1’端；第四NMOS晶体管(MN3) 的栅极与第二PMOS晶体管MP2的栅极相连接，并与所述CK0端相连接；

第一NMOS晶体管(MN0)的栅极与所述C端相连接，第三NMOS晶体管 (MN2)的栅极与所述A端相连接。

5.如权利要求4所述的电荷泵电路，其特征在于：所述电荷泵单元由 第五NMOS晶体管(MN4)和第三PMOS晶体管(MP3)，第六NMOS晶体管(MN5) 和第四PMOS晶体管(MP4)组成；第五NMOS晶体管(MN4)和第三PMOS晶 体管(MP3)相串联，第六NMOS晶体管(MN5)和第四PMOS晶体管(MP4) 相串联；

第五NMOS晶体管(MN4)的漏极和第三PMOS晶体管(MP3)的漏极与 所述CK0’端相连接，第五NMOS晶体管(MN4)的栅极和第三PMOS晶体管 (MP3)的栅极与所述CK1’端相连接；第六NMOS晶体管(MN5)的漏极和 第四PMOS晶体管(MP4)的漏极与所述CK1’端相连接，第六NMOS晶体管 (MN5)的栅极和第四PMOS晶体管(MP4)的栅极与所述CK0’端相连接。