[发明专利]移位寄存器单元、栅极驱动电路及其驱动方法、显示面板

权利要求书

1.一种移位寄存器单元，包括输入端、复位端和输出端，其特征在于，还包括：

与所述输入端、所述复位端及第一节点相连的输入模块，用于在来自所述输入端的信号、来自所述复位端的信号、第一外部扫描控制信号以及第二外部扫描控制信号的控制下拉高或拉低所述第一节点处的电压；

与所述输入模块通过所述第一节点相连、并与所述输出端相连的输出上拉模块，用于在所述第一节点处的电压及第一外部时钟信号的控制下拉高所述输出端处的电压；

与第二节点及低电平电压线相连、并与所述输入模块通过所述第一节点相连的下拉模块，用于在第二节点处的电压的控制下拉低所述第一节点处的电压；

与所述输入模块通过所述第一节点相连、与所述下拉模块通过第二节点相连、并与所述低电平电压线相连的下拉控制模块，用于在所述第一节点处的电压及第二外部时钟信号的控制下拉高或拉低所述第二节点处的电压；

与所述第二节点、所述低电平电压线、所述输入端、所述复位端以及所述输出端相连的输出下拉模块，用于在来自所述输入端的信号、来自所述复位端的信号以及所述第二节点处的电压的控制下拉低所述输出端处的电压。

2.根据权利要求1所述的移位寄存器单元，其特征在于，该移位寄存器单元中的晶体管全部为N型晶体管或者全部为P型晶体管。

3.根据权利要求2所述的移位寄存器单元，其特征在于，所述输出上拉模块包括第一晶体管和第一电容，所述第一晶体管的栅极连接所述第一节点，漏极连接所述第一外部时钟信号，源极连接所述输出端；所述第一电容的第一端连接所述第一节点，第二端连接所述输出端。

4.根据权利要求3所述的移位寄存器单元，其特征在于，所述输入模块包括第二晶体管和第三晶体管，

所述第二晶体管的栅极连接所述输入端，漏极连接所述第一外部扫描控制信号，源极连接所述第一节点；

所述第三晶体管的栅极连接所述复位端，漏极连接所述第一节点，源极连接所述第二外部扫描控制信号。

5.根据权利要求4所述的移位寄存器单元，其特征在于，所述下拉模块包括第六晶体管，

所述第六晶体管的栅极连接所述第二节点，漏极连接所述第一节点，源极连接所述低电平电压线。

6.根据权利要求5所述的移位寄存器单元，其特征在于，所述输出下拉模块包括第七晶体管、第八晶体管和第九晶体管，

所述第七晶体管的栅极连接所述第二节点，漏极连接所述输出端，源极连接所述低电平电压线；

所述第八晶体管的栅极连接所述输入端，漏极连接所述输出端，源极连接所述低电平电压线；

所述第九晶体管的栅极连接所述复位端，漏极连接所述输出端，源极连接所述低电平电压线。

7.根据权利要求2至6中任意一项所述的移位寄存器单元，其特征在于，所述下拉控制模块包括第四晶体管、第五晶体管和第二电容，

所述第四晶体管的栅极和漏极连接所述第二外部时钟信号，源极连接所述第二节点；

所述第五晶体管的栅极连接所述第一节点，漏极连接所述第二节点，源极连接所述低电平电压线；

所述第二电容的第一端连接所述第二节点，第二端连接所述低电平电压线。

8.根据权利要求7所述的移位寄存器单元，其特征在于，所述下拉控制模块还包括第十晶体管，

所述第十晶体管的栅极和漏极连接扫描起始信号，源极连接所述第二节点。

9.一种栅极驱动电路，其特征在于，包括至少一级如权利要求1至8中任意一项所述的移位寄存器单元；

第一外部扫描控制信号线向每一级移位寄存器单元提供第一外部扫描控制信号，第二外部扫描控制信号线向每一级移位寄存器单元提供第二外部扫描控制信号；

第一时钟信号线向奇数级移位寄存器单元提供所述第一外部时钟信号，第二时钟信号线向偶数级移位寄存器单元提供所述第一外部时钟信号，第三时钟信号线向奇数级移位寄存器单元提供所述第二外部时钟信号，第四时钟信号线向偶数级移位寄存器单元提供所述第二外部时钟信号；

第一级移位寄存器单元的输入端和最后一级移位寄存器单元的复位端连接扫描起始信号，除此之外：

每一级移位寄存器单元的输入端连接上一级移位寄存器单元的输出端，每一级移位寄存器单元的复位端连接下一级移位寄存器单元的输出端。