[发明专利]移位寄存器单元、栅极驱动电路及其驱动方法、显示面板

说明书

技术领域

本发明涉及显示技术领域，具体涉及一种移位寄存器单元、栅极驱动电路及其驱动方法、显示面板。

背景技术

目前，互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)低温多晶硅技术(Low Temperature Poly-silicon，LTPS)通常应用于LTPS液晶显示(Liquid Crystal Display，LCD)中。按照CMOS工艺集成的栅极驱动电路结构简单，并且具有可靠性高、功耗低等优点。但是在传统CMOS工艺中，P型和N型薄膜晶体管(Thin Film Transistor，TFT)同时存在，为保证制作过程中电路功能性和可靠性，需同时使得N型TFT和P型TFT满足各自的性能要求，因而增加了LTPS工艺的复杂度和难度，降低了TFT特性和良率，提高了产品成本，限制了CMOS LTPS GOA(Gate Driver on Array，阵列基板行驱动，或称阵列基板栅极驱动)的应用。

例如，如图1所示的一种CMOS LTPS GOA电路，该电路由锁存器，与非门，缓冲器等部分组成，分别将这些组成部分转化为由薄膜晶体管组成的话，此电路将至少包括几十个晶体管，且连接极其复杂。同时，为了保证该电路功能性和可靠性，需同时保证N型TFT和P型TFT的性能，使得工艺难度增大。

发明内容

针对现有技术中的缺陷，本发明提供一种移位寄存器单元、栅极驱动电路及其驱动方法、显示面板，本发明可以通过单一的NMOS(N-Mental-Oxide-Semiconductor，N型金属氧化物半导体)工艺或PMOS(P-Mental-Oxide-Semiconductor，P型金属氧化物半导体)工艺形成LTPS GOA电路，因而降低了LTPS工艺的复杂度和难度，提高TFT特性和良率，降低了产品成本，有利于CMOS LTPS GOA的推广和应用。

第一方面，本发明提供了一种移位寄存器单元，包括输入端、复位端和输出端，其特征在于，还包括：

与所述输入端、所述复位端及第一节点相连的输入模块，用于在来自所述输入端的信号、来自所述复位端的信号、第一外部扫描控制信号以及第二外部扫描控制信号的控制下拉高或拉低所述第一节点处的电压；

与所述输入模块通过所述第一节点相连、并与所述输出端相连的输出上拉模块，用于在所述第一节点处的电压及第一外部时钟信号的控制下拉高所述输出端处的电压；

与第二节点及低电平电压线相连、并与所述输入模块通过所述第一节点相连的下拉模块，用于在第二节点处的电压的控制下拉低所述第一节点处的电压；

与所述输入模块通过所述第一节点相连、与所述下拉模块通过第二节点相连、并与所述低电平电压线相连的下拉控制模块，用于在所述第一节点处的电压及第二外部时钟信号的控制下拉高或拉低所述第二节点处的电压；

与所述第二节点、所述低电平电压线、所述输入端、所述复位端以及所述输出端相连的输出下拉模块，用于在来自所述输入端的信号、来自所述复位端的信号以及所述第二节点处的电压的控制下拉低所述输出端处的电压。

优选地，该移位寄存器单元中的晶体管全部为N型晶体管或者全部为P型晶体管。

优选地，所述输出上拉模块包括第一晶体管和第一电容，所述第一晶体管的栅极连接所述第一节点，漏极连接所述第一外部时钟信号，源极连接所述输出端；所述第一电容的第一端连接所述第一节点，第二端连接所述输出端。

优选地，所述输入模块包括第二晶体管和第三晶体管，

所述第二晶体管的栅极连接所述输入端，漏极连接所述第一外部扫描控制信号，源极连接所述第一节点；

所述第三晶体管的栅极连接所述复位端，漏极连接所述第一节点，源极连接所述第二外部扫描控制信号。

优选地，所述下拉模块包括第六晶体管，

所述第六晶体管的栅极连接所述第二节点，漏极连接所述第一节点，源极连接所述低电平电压线。

优选地，所述输出下拉模块包括第七晶体管、第八晶体管和第九晶体管，

所述第七晶体管的栅极连接所述第二节点，漏极连接所述输出端，源极连接所述低电平电压线；

所述第八晶体管的栅极连接所述输入端，漏极连接所述输出端，源极连接所述低电平电压线；

所述第九晶体管的栅极连接所述复位端，漏极连接所述输出端，源极连接所述低电平电压线。

优选地，所述下拉控制模块包括第四晶体管、第五晶体管和第二电容，