[发明专利]半导体封装体

说明书

一种半导体封装体可以包括第一裸片和与第一裸片相邻设置的第二裸片。半导体封装体可以包括被配置用于接收和输出数据掩蔽地址的多个焊盘。半导体封装体可以包括映射块，其被配置成响应于接收到的地址，在第一裸片、第二裸片和所述多个焊盘之中映射数据掩蔽信号。

相关申请的交叉引用

本申请要求2014年6月26日向韩国知识产权局提交的申请号为10-2014-0078887的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

各种实施例总体而言涉及一种半导体封装体，更具体而言，涉及即使改变封装体的设计也允许保持相同的数据掩蔽地址映射的技术。

背景技术

半导体存储器件不断被开发以提高其集成度和操作速度。为了提高操作速度，已经使用了能够与从存储芯片的外部提供的时钟同步操作的所谓的同步存储器件。

首先使用的是SDR(单数据速率)同步存储器件。SDR同步存储器件可以与时钟的上升沿同步地在时钟的一个周期内通过一个数据引脚来输入和输出一个数据量。时钟可以从存储器件的外部提供。

然而，SDR同步存储器件不能满足需要高速操作的系统的速度。因此，可以使用DDR(双数据速率)同步存储器件来在每一个时钟周期处理两个数据量。

在DDR同步存储器件中，与时钟的上升沿和下降沿同步地经由每个数据输入/输出引脚连续地输入和输出两个数据量。时钟信号可以从DDR同步存储器件的外部输入。因此，可以实现现有SDR同步存储器件的至少两倍宽的带宽，而不增加时钟的频率。因而，可以相应地实现高速操作。

半导体器件可以被设计为功耗更小。可以通过将数据模式信息信号定义成规格来使用数据模式信息信号。

具体地，正在设计不仅能在外部时钟的上升沿接收地址、而且还能在外部时钟的下降沿接收地址的高速操作存储器，例如，图形双数据速率版本5(GDDR5)。由于可以每一个周期接收地址两次，所以地址引脚的数目与现有半导体存储器件相比减少。另外，可以将额外数目的引脚与电源电压或接地电压连接以提高半导体存储器件的操作速度。

在诸如动态随机存取存储器(DRAM)的半导体存储器件中，为了实现单位面积的更大容量，层叠多个半导体芯片(或裸片)然后封装。

仅封装有一个半导体芯片的半导体存储器件被称作为单裸片封装体(SDP)。层叠并封装有两个半导体芯片的半导体存储器件被称作为双裸片封装体(DDP)。层叠并封装有四个半导体芯片的半导体存储器件被称作为四裸片封装体(QDP)。

根据每个器件固有的规格，半导体存储器件可以具有用于接收数据掩蔽信息的数据掩蔽引脚，或者可以经由地址引脚来接收数据掩蔽信息。

在两个裸片被封装在一起的双裸片封装体(DDP)的情况下，与单裸片封装体(SDP)相比较时数据掩蔽映射不同。

换言之，在双裸片封装体中，两个裸片共享地址命令引脚，但是各个裸片的存储核心区域单独地操作。

发明内容

在一个实施例中，一种半导体封装体可以包括：第一裸片、与第一裸片相邻设置的第二裸片、以及输入和输出数据掩蔽地址的多个焊盘。半导体封装体还可以包括映射块，其被配置成根据输入的地址，在第一裸片、第二裸片和所述多个焊盘之中映射数据掩蔽信号。

附图说明

图1是说明根据一个实施例的半导体封装体的配置的代表实例的图。

图2是表示图1中所示的用于映射封装体的映射块的详细配置图。

图3说明利用根据以上结合图1至图2所讨论的实施例的半导体封装体的系统的代表实例的框图。

具体实施方式