[发明专利]一种全包围栅结构的形成方法有效
| 申请号： | 201410652852.9 | 申请日： | 2014-11-17 |
| 公开（公告）号： | CN104392917B | 公开（公告）日： | 2017-09-29 |
| 发明（设计）人： | 储佳 | 申请（专利权）人： | 上海集成电路研发中心有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28 |
| 代理公司： | 上海天辰知识产权代理事务所(特殊普通合伙)31275 | 代理人： | 吴世华,林彦之 |
| 地址： | 201210 上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 包围 结构 形成 方法 | ||
1.一种全包围栅结构的形成方法，用于制作FinFET器件，其特征在于，包括以下步骤：
步骤一：提供一半导体衬底，在所述衬底上形成浅沟槽隔离和第一栅介质层；
步骤二：对所述第一栅介质层进行图形化，并在所述浅沟槽隔离之间形成1至多个独立的第一栅介质；
步骤三：生长单晶硅层，对所述单晶硅层进行图形化，并在所述第一栅介质之上形成Fin结构；
步骤四：生长第二栅介质层，对所述第二栅介质层进行图形化，并形成包围所述Fin的第二栅介质，然后，暴露出所述第一栅介质两侧的所述衬底；
步骤五：淀积多晶硅层，对所述多晶硅层进行图形化，并形成横跨及包围所述Fin的栅极，所述栅极的下端与所述第一栅介质两侧暴露的所述衬底相连，形成可对沟道进行四面控制的全包围栅结构。
2.根据权利要求1所述的全包围栅结构的形成方法，其特征在于，所述第一栅介质和所述Fin为独立的条状或矩形块状。
3.根据权利要求1或2所述的全包围栅结构的形成方法，其特征在于，所述Fin与所述第一栅介质同向设置。
4.根据权利要求1或2所述的全包围栅结构的形成方法，其特征在于，所述第一栅介质的厚度为1～15nm，宽度为20～50nm。
5.根据权利要求4所述的全包围栅结构的形成方法，其特征在于，当所述第一栅介质为多个时，其相互间距为20～50nm。
6.根据权利要求1或2所述的全包围栅结构的形成方法，其特征在于，所述Fin的厚度为10～1000nm，宽度为5～50nm。
7.根据权利要求1所述的全包围栅结构的形成方法，其特征在于，所述第一栅介质、第二栅介质相连，并将所述Fin的四周合围。
8.根据权利要求1或7所述的全包围栅结构的形成方法，其特征在于，所述第二栅介质的厚度为1～15nm。
9.根据权利要求1或7所述的全包围栅结构的形成方法，其特征在于，所述第一栅介质、第二栅介质由同种介质材料形成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海集成电路研发中心有限公司，未经上海集成电路研发中心有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410652852.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：用于电解池的具有拐角膨胀节点的绝缘架
- 下一篇：叶轮、水泵和具有其的洗碗机
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
