[发明专利]一种全包围栅结构的形成方法

说明书

技术领域

本发明涉及半导体集成电路制造工艺技术领域，更具体地，涉及一种用于制作FinFET器件的以较简单的工艺来形成复杂的全包围栅结构的方法。

背景技术

半导体集成电路(IC)工业经历了迅速的发展。在IC的发展过程中，通常增大了功能密度(即每个芯片区域的互连器件的数量)，而减小了几何尺寸(即使用制造工艺可以制造的最小器件或互连线)。这种按比例缩小的工艺优点在于提高了生产效率并且降低了相关费用。同时，这种按比例缩小的工艺也增加了处理和制造IC的复杂性。

在寻求更高的器件密度、更高的性能以及更低的费用的过程中，随着集成电路工艺持续发展到纳米技术工艺节点，一些制造厂商已经开始考虑如何从平面CMOS晶体管向三维鳍式场效应管(FinFET)器件结构的过渡问题。与平面晶体管相比，FinFET器件由于改进了对沟道的控制，从而减小了短沟道效应。

制造和设计中的挑战推动了FinFET器件的发展。目前，FinFET已出现在20nm技术代的应用中。尽管现有的FinFET器件以及制造FinFET器件的方法已大体上满足了其预期目的，但并不是在所有方面都能够完全令人满意。

FinFET器件是一种多栅MOS器件。按照栅极数目的不同，可以将FinFET划分为双栅FinFET、三栅FinFET以及可四面控制的全包围栅(Gate-all-around)FinFET。

其中，双栅FinFET具有两个栅极，分别位于鳍体(Fin)的两侧，可以分别独立控制鳍体的沟道电流。在实际应用中，双栅FinFET常用于要求具有低漏电流的核心逻辑电路。

三栅FinFET具有三个栅极，鳍体的两侧面各有一个栅极，另外一个栅极在鳍体的顶部。栅极及Fin(鳍)通过其下方的绝缘层与衬底相隔离。三栅FinFET的Fin结构有的是在SOI(Silicon On Insulator，绝缘体上硅)上形成的，有的是直接从硅衬底上直接得到。三栅FinFET的好处是，由于鳍体的三个侧面都受到栅极的控制，所以比传统的MOS结构能更好地控制有源区中的载流子，提供更大的驱动电流，因而提高了器件性能。目前广泛应用的FinFET器件，基本上是三面控制的三栅FinFET。

随着对器件性能不断提出的更高要求，催生了四面控制的全包围栅结构。全包围栅结构能更加有效地提高栅极控制能力、抑制短沟道效应。

目前的全包围栅结构基本上都是采用悬栅结构，其形成方法主要是：

首先，采用平面工艺形成所需要的有源区；然后，采用各种方案将其下部掏空，形成悬栅；接着，氧化形成栅介质；最后，淀积多晶硅，形成控制栅极。

也有采用垂直形式的栅结构来实现四面控制的FinFET器件，即有源区方向是垂直于硅片表面方向的全包围栅结构，其制作过程就更为复杂了。

由此可见，上述形成全包围栅结构的工艺非常复杂，且成本高昂，制约了FinFET器件向低成本、高效率生产的迅速发展。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种全包围栅结构的形成方法，用于制作FinFET器件，通过采用平面工艺分步形成栅介质、Fin及栅极，并使包围Fin的栅极下端与衬底接触相连，使形成的全包围形式的栅极能从四面有效地控制沟道，并得到所需要的器件特性，本发明方法简便，可与现有的集成电路平面工艺相兼容，解决了现有技术存在的工艺复杂、成本高的问题。

为实现上述目的，本发明的技术方案如下：

一种全包围栅结构的形成方法，用于制作FinFET器件，包括以下步骤：

步骤一：提供一半导体衬底，在所述衬底上形成浅沟槽隔离和第一栅介质层；

步骤二：对所述第一栅介质层进行图形化，并在所述浅沟槽隔离之间形成1至多个独立的第一栅介质；

步骤三：生长单晶硅层，对所述单晶硅层进行图形化，并在所述第一栅介质之上形成Fin结构；

步骤四：生长第二栅介质层，对所述第二栅介质层进行图形化，并形成包围所述Fin的第二栅介质，然后，暴露出所述第一栅介质两侧的所述衬底；

步骤五：淀积多晶硅层，对所述多晶硅层进行图形化，并形成横跨及包围所述Fin的栅极，所述栅极的下端与所述第一栅介质两侧暴露的所述衬底相连，形成可对沟道进行四面控制的全包围栅结构。

优选地，所述第一栅介质和所述Fin为独立的条状或矩形块状。

优选地，所述Fin与所述第一栅介质同向设置。

优选地，所述第一栅介质的厚度为1～15nm，宽度为20～50nm。