[发明专利]一种阵列基板及其制备方法

说明书

技术领域

本发明涉及显示技术领域，具体地说，涉及一种阵列基板及其制备方法。

背景技术

阵列基板上包括许多走线，受到阵列基板的表面积的限制，承载不同信号的不同走线可能位于不同水平面，且通常交错设置。为了保证两交错设置的走线绝缘，在两层走线之间设置有第一绝缘层。发明人发现，在生产过程中，第一走线和第二走线会积累静电荷；积累到一定程度时，两走线交错处就会发生静电炸伤(Electro-Static Discharge，简称ESD)，由于ESD发生处温度很高，可能导致两走线搭接在一起导致短路，导致阵列基板作废。

具体的，如图1和图2所示，为了便于区分，将位于第一绝缘层3下方的走线称为第一走线1，位于第一绝缘层3上方的走线称为第二走线2。由于ESD发生处温度较高，使得位于第二走线2以及第二走线2、第二走线1之间的第一绝缘层3熔化，导致第二走线2部分下沉至与第一走线1接触，造成短路。此时整个阵列基板只能作废，进而使得阵列基板的制备难度和制备成本较高。

由于在现有技术中，ESD无法预防以及避免。为了保证即使发生了ESD，发生ESD的走线仍可照常使用，以确保阵列基板仍可继续制备。如图3和图4所示，通常选择在第一走线1和第二走线2交错处，将第二走线2的交叠部分分成多支线4，各支线4之间有空隙。如图5所示，当其中一支线4发生ESD时，可将该支线4的两头切断，剩余支线4的工作可不受其影响。因此，阵列基板可继续正常制备。

发明人发现，在阵列基板的制备过程中，对于同一处的各支线4而言，ESD的发生概率是相等的。即任一条支线4都可能发生ESD，甚至多条支线4同时发生ESD。显然，如图6所示，若是发生ESD的支线4的数量较多，即使将发生ESD的支线4两头切断，剩余可用的支线4较少，将导致第二走线2的电阻值过大，影响阵列基板制备的后续工作。此时，阵列基板也无法继续制备，阵列基板的良率和生产成本无法得到有效保证。

发明内容

本发明的目的在于提供一种阵列基板及其制备方法，能够明显提高阵列基板的制备良率，降低阵列基板的制备成本。

本发明提供一种阵列基板，其中，该阵列基板自下而上依次包括第一走线、第一绝缘层和第二走线，所述第二走线与所述第一走线交错，其中，所述第二走线的交叠部分分成多支线，各支线之间有空隙、呈梳齿状结构，至少一支线相对于其余各支线更靠近所述第一走线。

其中，至少一支线下方的第一绝缘层的厚度小于其余各支线下方的第一绝缘层的厚度。

其中，所述第一绝缘层和部分支线之间还设置有半导体结构，以使得至少一支线相对于其余各支线更靠近所述第一走线。

其中，上述的阵列基板还包括位于所述第一绝缘层和所述第二走线之间的第二绝缘层，所述第二绝缘层部分镂空且镂空区域对应第二走线的至少一支线，以使得至少一支线相对于其余各支线更靠近所述第一走线。

其中，所述第二走线的各支线之下设置有半导体结构。

其中，所述半导体结构和所述第二走线的各支线在同一构图工艺中形成。

本发明带来了以下有益效果：本发明实施例的技术方案提供了一种阵列基板，该阵列基板上第二走线与第一走线交错且第二走线的交叠部分分成多路支线，其中至少一路支线与第一走线的距离小于其他支线与第一走线的距离。当第一走线和第二走线上的电荷积累到一定程度时，ESD将仅发生在与第一走线距离较近的支线上。由于ESD发生的位置较为固定，可减少工作人员排查的时间，便于工作人员修复第二走线，提高阵列基板的生产效率。同时，还可保证第二走线修复后的电阻值不会过大，保证阵列基板可继续制备，提高了阵列基板的良率，降低了阵列基板的生产成本。

本发明第二方面提供了一种阵列基板的制备方法，其中，该方法包括：

形成第一走线；

在所述第一走线之上形成第一绝缘层；

形成高低不一的表面；

在所述高低不一的表面之上形成第二走线，其中，所述第二走线与所述第一走线交错，所述第二走线的交叠部分分成多支线，各支线之间有空隙、呈梳齿状结构，所述高低不一的表面使得至少一支线相对于其余各支线更靠近所述第一走线。

其中，所述形成高低不一的表面包括：

对所述第一绝缘层的表面进行刻蚀，形成凹槽；

进而，所述在所述高低不一的表面之上形成第二走线包括：

形成第二走线，所述第二走线的部分支线位于所述凹槽内，以使得至少一支线相对于其余各支线更靠近所述第一走线。

其中，所述形成高低不一的表面包括：