[发明专利]嵌入式闪存器件的集成电路及制造嵌入式闪存器件的方法

说明书

本发明提供了一种用于嵌入式闪存器件的集成电路。半导体衬底包括存储区和邻近存储区的逻辑区。逻辑器件布置在逻辑区上方并且包括金属栅极，金属栅极通过具有超过3.9的介电常数的材料与半导体衬底分隔开。闪存单元器件布置在存储区上方。闪存单元器件包括存储单元栅极，存储单元栅极在相对侧上通过相应的介电区电绝缘。硅化物接触焊盘布置在存储单元栅极的顶面上方。存储单元栅极的顶面和硅化物接触焊盘的顶面相对于金属栅极的顶面和介电区的顶面凹进。本发明还提供了用于制造该集成电路的方法。本发明涉及用于集成闪存器件和高κ金属栅极逻辑器件的凹进的自对准硅化物结构。

技术领域

本发明涉及用于集成闪存器件和高κ金属栅极逻辑器件的凹进的自对准硅化物结构。

背景技术

在过去的几十年里，半导体制造产业已经历了指数增长。在半导体发展过程中，功能密度(即，每芯片面积上互连器件的数量)普遍增加了而几何尺寸(即，使用制造工艺可以制成的最小的元件或线)普遍降低了。已经开发出了诸如晶体管的半导体器件的一种进步，其利用由具有高介电常数(κ)的材料绝缘的金属栅极。相对于由二氧化硅绝缘的传统多晶硅栅极，这些半导体器件具有改进的性能和减小的部件尺寸。

发明内容

为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种用于嵌入式闪存器件的集成电路，所述集成电路包括：半导体衬底，包括存储区和邻近所述存储区的逻辑区；逻辑器件，布置在所述逻辑区上方并且包括金属栅极，所述金属栅极通过具有超过3.9的介电常数的材料与所述半导体衬底分隔开；闪存单元器件，布置在所述存储区上方，所述闪存单元器件包括存储单元栅极，所述存储单元栅极在相对侧上通过相应的介电区电绝缘；以及硅化物接触焊盘，布置在所述存储单元栅极的顶面上方，其中，所述存储单元栅极的顶面和所述硅化物接触焊盘的顶面相对于所述金属栅极的顶面和所述介电区的顶面凹进。

在上述集成电路中，所述存储单元栅极是存储栅极、选择栅极、擦除栅极、字线和控制栅极中的一种。

在上述集成电路中，所述闪存单元器件包括：选择栅极；存储栅极，与所述选择栅极间隔；以及电荷俘获电介质，布置在所述存储栅极下方并且布置在所述选择栅极和所述存储栅极的相邻侧壁之间；其中，所述存储单元栅极是所述选择栅极或所述存储栅极，并且所述介电区之一包括所述电荷俘获电介质。

在上述集成电路中，所述闪存单元器件包括：浮置栅极；擦除栅极和字线，在所述浮置栅极的相对侧上与所述浮置栅极间隔；控制栅极，布置在所述浮置栅极的上方；以及浮置栅极间隔件，布置在所述控制栅极、所述字线和所述擦除栅极的的相邻侧壁之间；其中，所述存储单元栅极是所述浮置栅极或所述擦除栅极，并且所述介电区之一包括所述浮置栅极间隔件。

在上述集成电路中，包括至少以下的一种：所述存储单元栅极的顶面在所述金属栅极的顶面之下凹进约10埃至500埃；以及所述存储单元栅极的顶面在所述介电区的顶面之下凹进约至

在上述集成电路中，所述硅化物接触焊盘的顶面在所述介电区的顶面之下凹进约至

在上述集成电路中，所述存储单元栅极的顶面基本上平坦或所述硅化物接触焊盘的顶面基本上平坦。

在上述集成电路中，所述介电区的顶面在所述金属栅极的顶面之下凹进。

在上述集成电路中，还包括：介电掩模，至少部分地覆盖所述逻辑区，而保留所述存储区不被覆盖。