[发明专利]用于带后硅可调寄存器电路的统计时序分析方法

说明书

技术领域

本发明属集成电路技术领域，涉及用于带后硅可调寄存器电路的统计时序 分析方法。

技术背景

随着集成电路特征尺寸减小到100nm以下，工艺偏差已经成为电路时序性 能的主要挑战之一。后硅可调时钟树是一种强有力的修复由于工艺偏差所导致 的时序违例技术[1,2]。在后硅可调时钟树中，后硅可调寄存器是在设计阶段被插 入时钟树的。后硅可调寄存器的延时可以通过改变控制信号来调整。一个典型 的后硅可调寄存器结构如图2所示[1]。在芯片生产后，可以通过改变后硅可调 寄存器的延时来平衡寄存器状态的时间裕量，这一过程被称为后硅调谐。在后 硅调谐过程中，更多的时间裕量被分配到关键路径中来修复时序违例。后硅可 调时钟树技术已经被广泛应用到Intel处理器中的时钟网络[3-6]，这一技术能够 显著提升良率和性能。然而，它也会引入额外的代价，例如面积和功耗。

因此，在过去数十年中，各种方法被提出来优化带有后硅可调寄存器的电 路。这些优化方法着眼于在保证良率的情况下减小后硅可调寄存器总体尺寸。 例如，文献[2]中提出一种基于后硅可调时钟树综合的扰动方法。在该方法中， 带有后硅可调寄存器的电路统计时序分析在每次迭代中被调用。然后，后硅可 调寄存器的总体尺寸可以基于统计时序分析的结果得到优化。在这样的一种优 化过程中，带有后硅可调寄存器的电路统计时序分析会被执行超过1000次。因 此，统计时序分析的效率对于后硅可调寄存器优化算法来说至关重要。在文献[2] 中，一种基于蒙特卡洛的线性规划方法被用于进行统计时序分析。由于该方法 较差的性能，这一优化过程对于ISCAS89中的一些测试用例需要耗费超过30 个小时。

若干相对有效的统计时序分析方法在过去的数年中被提出来用于在工艺波 动情况下带有后硅可调寄存器电路的统计时序分析[7-15]。这些方法使用一阶或 者二次多项式来近似寄存器之间组合电路的统计延时。然而，带有后硅可调寄 存器电路的统计时序分析不同于传统的统计时序分析问题。对于传统统计时序 分析，寄存器之间组合电路被建模成非环图。传统统计时序分析方法通过遍历 非环图寻找组合电路延时的统计多项式近似。对于带有后硅可调寄存器电路的 统计时序分析，组合电路和时钟树中后硅可调寄存器被同时考虑来确定电路的 时间良率。因此，这种电路可以被建模成有环图。统计时序分析着眼于从有环 图中找到统计最小平均环(电路统计最小时钟周期)。这一问题和透明锁存器电 路统计时序分析很相似[16]。这一问题的困难之处在于有环图中环的数目和边的 数目成指数关系。

由于直接的模特卡罗方法运行时间过长，近来在文献[17]中提出一种快速的 用于带后硅可调寄存器电路的统计时序分析方法。为了避免穷举出所有的环， 图中的顶点被逐个消减直到图中仅有一个顶点。为了维护消减后图的平衡性， 一些额外的边被加到图中。在文献[17]一种启发式方法被提出，该方法通过移除 最小权重的边来减小边的数目。然而，这种方法的效率和精度高度依赖于电路 结构。

与本发明相关的现有技术有如下参考文献：

[1]J.-L.Tsai,D.Baik,C.C.-P.Chen,andK.K.Saluja,“Ayieldimprovementmethodologyusing pre-andpost-siliconstatisticalclockscheduling,”inProceedingsofthe2004IEEE/ACM InternationalconferenceonComputer-aideddesign.IEEEComputerSociety,2004,pp. 611–618.

[2]J.-L.Tsai,L.Zhang,andC.C.-P.Chen,“Statisticaltiminganalysisdrivenpost-silicon-tunable clock-treesynthesis,”inComputer-AidedDesign,2005.ICCAD-2005.IEEE/ACM InternationalConferenceon.IEEE,2005,pp.575–581.